碳化硅半导体装置及碳化硅半导体装置的制造方法制造方法及图纸

碳化硅半导体装置具有碳化硅基板、第一电极及第二电极。碳化硅基板具有第一主面、第二主面、第一杂质区域、第二杂质区域及第三杂质区域。第一电极在第一主面处与第二杂质区域及第三杂质区域的各自相接。第二电极在第二主面处与第一杂质区域相接。第二杂质区域包含第一区域和处于第一区域与第二主面之间且与第一区域相接的第二区域。第一区域的杂质浓度为6

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置及碳化硅半导体装置的制造方法


[0001]本公开涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。本申请主张基于2019年10月29日申请的日本专利申请即日本特愿2019
‑
196257号的优先权。该日本专利申请所记载的全部记载内容通过参照而向本说明书援引。

技术介绍

[0002]在高尾和人及另外两人于东芝评论，第66卷，第5号，2011年所发表的“由SiC
‑
PiN二极管和Si
‑
IEGT的混合对实现的高频驱动大功率变换装置”(非专利文献1)中记载了SiC
‑
PiN二极管的IV特性。现有技术文献非专利文献
[0003]非专利文献1：高尾和人及另外两人，“由SiC
‑
PiN二极管和Si
‑
IEGT的混合对实现的高频驱动大功率变换装置”，东芝评论，第66卷，第5号，2011年

技术实现思路

[0004]本公开的碳化硅半导体装置具备碳化硅基板、第一电极及第二电极。碳化硅基板具有：第一主面；与第一主面相对本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅半导体装置，具备：碳化硅基板，具有：第一主面；与所述第一主面相对的第二主面；第一杂质区域，构成所述第二主面的至少一部分，且具有第一导电类型；第二杂质区域，构成所述第一主面的至少一部分，与所述第一杂质区域相接而设置，且具有与所述第一导电类型不同的第二导电类型；及第三杂质区域，以被从所述第一杂质区域隔开的方式与所述第二杂质区域相接而设置，且具有所述第一导电类型；第一电极，在所述第一主面处与所述第二杂质区域及所述第三杂质区域的各自相接；及第二电极，在所述第二主面处与所述第一杂质区域相接，所述第二杂质区域包含第一区域和处于所述第一区域与所述第二主面之间且与所述第一区域相接的第二区域，所述第一区域的杂质浓度为6
×
10
16
cm
‑3以上。2.根据权利要求1所述的碳化硅半导体装置，所述第二区域的杂质浓度为6
×
10
16
cm
‑3以上。3.一种碳化硅半导体装置，具备：碳化硅基板，具有：第一主面；与所述第一主面相对的第二主面；第一杂质区域，构成所述第二主面的至少一部分，且具有第一导电类型；第二杂质区域，构成所述第一主面的至少一部分，与所述第一杂质区域相接而设置，且具有与所述第一导电类型不同的第二导电类型；及第三杂质区域，以被从所述第一杂质区域隔开的方式与所述第二杂质区域相接而设置，且具有所述第一导电类型；第一电极，在所述第一主面处与所述第二杂质区域及所述第三杂质区域的各自相接；及第二电极，在所述第二主面处与所述第一杂质区域相接，所述第二杂质区域包含第一区域和处于所述第一区域与所述第二主面之间且与所述第一区域相接的第二区域，所述第一区域的点缺陷密度为6
×
10
12
cm
‑3以上。4.根据权利要求3所述的碳化硅半导体装置，所述第一区域的点缺陷密度为1
×
10
14
cm
‑3以下。5.根据权利要求1～4中任一项所述的碳化硅半导体装置，所述碳化硅半导体装置是平面型。6.根据权利要求1～4中任一项所述的碳化硅半导体装置，在所述碳化硅基板设置有沟槽，所述沟槽具有与所述第一杂质区域、所述第二杂质区域及所述第三杂...

【专利技术属性】
技术研发人员：畑山智亮，增田健良，原田信介，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：