硬件加速器设备、对应的系统和操作方法技术方案

本公开的实施例涉及硬件加速器设备、对应的系统和操作方法。一种设备包括被布置在子集中的处理电路的集合，被耦合到存储器控制器的数据存储器库的集合，控制单元和互连网络。处理电路可配置为经由互连网络和存储器控制器从数据存储器库读取第一输入数据，处理第一输入数据以产生输出数据，并且经由互连网络和存储器控制器将输出数据写入数据存储器库中。硬件加速器设备包括将处理电路接口连接到互连网络的可配置的锁步控制单元的集合。每个可配置的锁步控制单元被耦合到处理电路的子集，并且被选择性地激活以在第一操作模式下操作或在第二操作模式下操作。在第二操作模式下操作。在第二操作模式下操作。

【技术实现步骤摘要】
硬件加速器设备、对应的系统和操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月3日提交的意大利专利申请第102020000029759号的优先权，该申请的全部内容通过引用并入本文。


[0003]本公开总体上涉及硬件加速器，并且在特定实施例中，涉及用于加速复杂数据处理算法的汽车级硬件加速器。

技术介绍

[0004]实时数字信号处理系统可以涉及处理每单位时间的相关数据量。例如，随着汽车领域日益增长的需求，这种系统可以被用于处理视频数据、图像数据、雷达数据、无线通信数据或其组合。在各种应用中，这种处理可能对纯粹基于内核的实现(即，涉及运行处理软件的通用微处理器或微控制器的实现)要求很高。
[0005]因此，硬件加速器的使用在数据处理的某些领域中变得越来越重要，因为它有助于加速某些算法的计算。与基于核心的实现相比，设计合理的硬件加速器可以减小特定操作的处理时间。
[0006]特别地，在汽车领域中越来越关注使用硬件加速器实现被动安全系统或主动安全系统，这可以防止或减小对车辆驾驶员和乘客的伤害本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：多个处理器，包括处理器的子集，每个处理器基于对应的配置数据的功能可配置；多个数据存储器库，被配置为存储输入数据；存储器控制器；互连网络；控制单元，包括配置寄存器，所述配置寄存器被配置为存储用于所述处理器的配置数据，每个处理器被配置为：经由所述互连网络和所述存储器控制器，从所述数据存储器库读取第一输入数据，基于所述第一输入数据生成第一输出数据，并且经由所述互连网络和所述存储器控制器，将所述第一输出数据写入所述数据存储器库中；以及多个可配置的锁步控制单元，被配置为将所述处理器接口连接到所述互连网络，每个可配置的锁步控制单元被耦合到所述多个处理器的子集，每个可配置的锁步控制单元选择性地可激活以：在第一操作模式下操作，其中相应的所述锁步控制单元被配置为将由第一处理器和第二处理器朝向所述存储器控制器发出的数据读取请求或数据写入请求进行比较，以检测故障，并且在第二操作模式下操作，其中相应的所述锁步控制单元被配置为将由所述第一处理器和所述第二处理器发出的所述数据读取请求或数据写入请求朝向所述存储器控制器传送。2.根据权利要求1所述的设备，其中所述多个可配置的锁步控制单元选择性地可激活，以基于相应的处理器的配置数据在所述第一操作模式下或所述第二操作模式下操作。3.根据权利要求1所述的设备，进一步包括：时钟源，被配置为响应于所述多个可配置的锁步控制单元在所述第一操作模式下操作而生成时钟信号，所述多个可配置的锁步控制单元被配置为将由所述第二处理器对所述第一输入数据的处理相对于所述第一处理器延迟两个时钟周期的时段。4.根据权利要求1所述的设备，进一步包括：只读存储器存储装置，被耦合到只读存储器控制器，其中每个处理器被配置为：经由所述只读存储器控制器，从所述只读存储器存储装置读取第二输入数据，并且基于所述第二输入数据生成第二输出数据，并且其中，在所述第一操作模式下，相应的锁步控制单元进一步被配置为将由所述第一处理器和所述第二处理器朝向所述只读存储器控制器发出的数据读取请求进行比较，以检测故障，并且其中，在所述第二操作模式下，相应的所述锁步控制单元进一步被配置为将由所述第一处理器和所述第二处理器发出的所述数据读取请求朝向所述只读存储器控制器传送。5.根据权利要求4所述的设备，其中所述只读存储器控制器包括地址通道和数据通道，所述地址通道被配置为交换地址消息，所述数据通道被配置为交换数据消息，并且其中所述多个处理器中的一个或多个处理器和所述存储器控制器被配置为在所述地址消息以及所述数据消息中包括保护码，所述保护码包括双错误检测码、奇偶校验码或单错误校正双
错误检测码中的一个码。6.根据权利要求4所述的设备，进一步包括被耦合到所述多个数据存储器库的第一存储器看门狗电路，所述第一存储器看门狗电路被配置为：对在所述多个数据存储器库处接收到的第一数目的存储器事务请求进行计数，并且所述设备被配置为将所述第一数目的存储器事务与第一预期数目的存储器事务进行比较，以检测故障；或者对在所述多个数据存储器库处接收到的第一数目的未完成的存储器事务请求进行计数，并且所述设备被配置为检查未完成的存储器事务的第一数目是否等于零以检测故障。7.根据权利要求6所述的设备，进一步包括被耦合到所述只读存储器存储装置的第二存储器看门狗电路，所述第二存储器看门狗电路被配置为：对在所述只读存储器存储装置处接收到的第二数目的存储器事务请求进行计数，并且所述设备被配置为将所述第二数目的存储器事务与第二预期数目的存储器事务进行比较以检测故障；或者对在所述只读存储器存储装置处接收到的第二数目的未完成的存储器事务请求进行计数，并且所述设备被配置为检查未完成的存储器事务的第二数目是否等于零以检测故障。8.根据权利要求7所述的设备，进一步包括：本地可配置的存储器存储装置，被耦合到配置存储器控制器，其中每个处理器被配置为：经由所述配置存储器控制器从所述本地可配置的存储器存储装置读取第三输入数据，并且基于所述第三输入数据生成第三输出数据，并且其中，在所述第一操作模式下，相应的所述锁步控制单元进一步被配置为将由所述第一处理器和所述第二处理器朝向所述配置存储器控制器发出的数据读取请求进行比较，以检测故障，并且其中，在所述第二操作模式下，相应的所述锁步控制单元进一步被配置为将由所述第一处理器和所述第二处理器发出的所述数据读取请求朝向所述配置存储器控制器传送。9.根据权利要求8所述的设备，其中所述配置存储器控制器包括地址通道和数据通道，所述地址通道被配置为交换地址消息，所述数据通道被配置为交换数据消息，并且其中所述多个处理器中的一个或多个处理器和所述存储器控制器被配置为在所述地址消息以及所述数据消息中包括保护码，所述保护码包括双错误检测码、奇偶校验码或单错误校正双错误检测码中的一个码。10.根据...

【专利技术属性】
技术研发人员：G，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：