数据处理装置中的联合调度加载制造方法及图纸

公开了数据处理装置和操作此类数据处理装置的方法。发布电路在执行之前对操作进行缓冲，直到该操作所需的操作数在一组寄存器中可用。当第一加载操作和第二加载操作都依赖于公共操作数，并且当该公共操作数在该一组寄存器中可用时，在该发布电路中识别该第一加载操作和该第二加载操作。加载电路具有用于为该第一加载操作生成第一地址的第一地址生成单元和为该第二加载操作生成第二地址的第二地址生成单元。地址比较单元比较该第一地址和该第二地址。该加载电路被布置为当该地址比较单元确定该第一地址和该第二地址相差小于该本地临时存储装置的预定地址范围特征时，致使在存储来自存储器的数据值的副本的本地临时存储装置中执行合并查找。置中执行合并查找。置中执行合并查找。

【技术实现步骤摘要】
【国外来华专利技术】数据处理装置中的联合调度加载
[0001]本技术涉及数据处理。具体地，本技术涉及数据处理装置中的加载操作的性能。
[0002]可以按流水线方式提供被布置为执行数据处理指令的数据处理装置，其中从存储器中提取的指令首先被解码然后被发布以供执行。只有当指令指定的操作数在执行单元可访问的数据处理装置的本地寄存器中可用时，才能执行该指令。因此，在被发布以供执行之前，指令可以在解码后暂时保留在发布队列中，等候其操作数可用。能够定义的一类指令是加载指令，该加载指令致使从数据处理装置的存储器系统中检索指定的数据项并将其存储在本地寄存器中的一个本地寄存器中。此类加载指令能够以间接的方式，诸如经由指向存储器位置的指针、或经由指向需要应用偏移的存储器位置的基址指针，指定要从存储器系统中检索的数据项，并且实际上可能在该偏移本身未被指定为该指令中的立即值的情况下，但也需要检索和/或确定。
[0003]在一个示例性实施方案中，一种数据处理装置，该数据处理装置包括：执行电路，该执行电路用于响应于指令序列，执行数据处理操作；发布电路，该发布电路用于在执行之前缓冲由该指令序列产生的操作，直到该操本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种数据处理装置，所述数据处理装置包括：执行电路，所述执行电路用于响应于指令序列，执行数据处理操作；发布电路，所述发布电路用于在执行之前缓冲由所述指令序列产生的操作，直到所述操作所需的操作数在一组寄存器中可用，其中所述发布电路被布置为基于第一加载操作和第二加载操作依赖于公共操作数和所述公共操作数在所述一组寄存器中的可用性，识别所述第一加载操作和所述第二加载操作；加载电路，所述加载电路用于响应于所述指令序列中的加载指令，将至少一个操作数加载到所述一组寄存器中，其中所述加载电路还包括：第一地址生成单元，所述第一地址生成单元被布置为响应于由所述发布电路所识别的所述第一加载操作，生成第一地址；第二地址生成单元，所述第二地址生成单元被布置为响应于由所述发布电路所识别的所述第二加载操作，生成第二地址；和地址比较单元，所述地址比较单元被布置为比较所述第一地址和所述第二地址；和本地临时存储装置，所述本地临时存储装置用于存储来自存储器的数据值的副本，其中所述加载电路被布置为当所述地址比较单元确定所述第一地址和所述第二地址相差小于所述本地临时存储装置的预定地址范围特征时，致使基于所述第一地址和所述第二地址在所述本地临时存储装置中执行合并查找。2.根据权利要求1所述的数据处理装置，其中当所述地址比较单元确定所述第一地址和所述第二地址相差大于所述预定地址范围时，所述加载电路被布置为致使对所述第一加载操作和所述第二加载操作中的一者执行第一查找，并且致使对所述第一加载操作和所述第二加载操作中的另一者执行第二查找。3.根据任一前述权利要求所述的数据处理装置，其中所述合并查找包括使用所述第一地址和所述第二地址中的一者。4.根据任一前述权利要求所述的数据处理装置，其中所述本地临时存储装置是第一本地临时存储装置并且所述数据处理电路还包括第二本地临时存储装置，其中所述第一本地临时存储装置和所述第二本地临时存储装置中的一者是转译后备缓冲器，所述转译后备缓冲器用于存储转译数据以将输入虚拟地址转换为输出物理地址。5.根据权利要求4所述的数据处理装置，其中所述第一本地临时存储装置和所述第二本地临时存储装置中的另一者是数据高速缓存。6.根据权利要求5所述的数据处理装置，其中所述预定地址范围对应于所述数据高速缓存的高速缓存线大小。7.根据权利要求6所述的数据处理装置，其中所述数据高速缓存是虚拟索引高速缓存，并且所述数据处理装置被布置为并行于所述转译后备缓冲器中的进一步合并查找，在所述数据高速缓存中执行所述合并查找。8.根据权利要求6所述的数据处理装置，其中所述数据高速缓存是物理索引高速缓存，并且所述数据处理装置被布置为使用从所述转译后备缓冲器中的先前合并查找所得的物
理地址，在所述数据高速缓存中执行所述合并查找。9.根据权利要求5所述的数据处理装置，其中所述预定地址范围对应于所述转译后备缓冲器存储所述转译数据的地址空间的最小范围。10.根据权利要求9所述的数据处理装置，其中所述数据高速缓存是虚拟索引高速缓存，并且所述数据处理装置被布置为并行于所述数据高速缓存中的一对进一步查找，在所述转译后备缓冲器中执行合并查找。11.根据权利要求9所述的数据处理装置，其中所述数据高速缓存是物理索引高速缓存，并且其中所述数据高速缓存被布置为使用所述转译后备缓冲器中的所述合并查找的输出，以在所述数据高速缓存中执行一对进一步查找。12.根据权利要求10或权利要求11所述的数据处理装置，其中所述数据高速缓存包括第一端口和第二端口，并且所述数据处理装置被布置为致使经由所述第一端口和所述第二端口并行执行所述一对进一步查找。13.根据权利要求10或权利要求11所述的数据处理装置，其中所述数据高速缓存包括与缓冲数据查找请求相关联的缓冲电路，并且所述数据处理装置被布置为致使将所述一对进一步查找作为第一查找、第二查找先后执行，并且在执行所述第一查找时在所述缓冲电路中缓冲所述第二查找。14.根据权利要求5至13中任一项所述的数据处理装置，其中响应于所述合并查找的结果是在...

【专利技术属性】
技术研发人员：姆布，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：