存储器装置的解码器架构制造方法及图纸

本申请针对存储器装置的解码器架构。一种设备包含：存储器阵列，其具有存储器单元和与所述单元耦合的存取线；及解码器，其具有第一级和第二级。所述解码器在第一存取操作期间向所述存取线供应第一电压并在第二存取操作期间向所述存取线供应第二电压。所述解码器的所述第二级包含第一晶体管，其基于所述第一晶体管的所述源极处的第三电压超过所述第一晶体管的栅极处的第四电压和第一阈值电压而供应所述第一电压。所述第二级包含第二晶体管，其基于所述第二晶体管的栅极处的第五电压超过所述第二晶体管的所述源极处的第六电压和第二阈值电压而供应所述第二电压。二阈值电压而供应所述第二电压。二阈值电压而供应所述第二电压。

【技术实现步骤摘要】
存储器装置的解码器架构
[0001]交叉引用
[0002]本专利申请要求贝代斯基(Bedeschi)等人于2020年12月1日提交的标题为“存储器装置的解码器架构(DECODER ARCHITECTURE FOR MEMORY DEVICE)”的第17/108,763号美国专利申请的优先权，所述专利申请转让给本受让人且明确地以全文引用的方式并入本文中。


[0003]
涉及存储器装置的解码器架构。

技术介绍

[0004]存储器装置广泛用于在各个电子装置中存储信息，例如计算机、无线通信装置、相机、数字显示器等等。信息通过将存储器装置内的存储器单元编程到各个状态来存储。例如，二进制存储器单元可以编程成两个支持状态中的一个，通常表示为逻辑1或逻辑0。在一些实例中，单个存储器单元可支持超过两个状态，其中任一个状态可被存储。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可写入或编程存储器装置中的状态。
[0005]存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列，其包括存储器单元和与所述存储器单元耦合的存取线；解码器，其包括第一级和第二级，所述解码器配置成在第一存取操作期间向所述存取线供应第一电压并在第二存取操作期间向所述存取线供应第二电压，所述解码器的所述第二级包括：第一晶体管，其配置成至少部分地基于所述第一晶体管的源极处的第三电压超过所述第一晶体管的栅极处的第四电压和所述第一晶体管的第一阈值电压，在所述第一存取操作期间向所述存取线供应所述第一电压；以及第二晶体管，其配置成至少部分地基于所述第二晶体管的栅极处的第五电压超过所述第二晶体管的源极处的第六电压和所述第二晶体管的第二阈值电压，在所述第二存取操作期间向所述存取线供应所述第二电压。2.根据权利要求1所述的设备，其中：所述第二晶体管配置成至少部分地基于所述第二晶体管的所述栅极处的所述第五电压小于所述第二晶体管的所述源极处的第七电压和所述第二晶体管的所述第二阈值电压，在所述第一存取操作期间隔离所述第二电压的电压源与所述存取线。3.根据权利要求1所述的设备，其中：所述第一晶体管配置成至少部分地基于所述第一晶体管的所述源极处的第七电压小于所述第一晶体管的所述栅极处的所述第四电压和所述第一晶体管的所述第一阈值电压，在所述第二存取操作期间隔离所述第一电压的电压源与所述存取线。4.根据权利要求1所述的设备，其中：所述解码器进一步配置成在执行与所述存取线相关联的存取操作之间的持续时间的一部分间向所述存取线供应第七电压；所述第一晶体管配置成至少部分地基于所述第一晶体管的所述源极处的第八电压小于所述第一晶体管的所述栅极处的第九电压和所述第一晶体管的所述第一阈值电压，在所述持续时间的所述部分期间隔离所述第一电压的第一电压供应与所述存取线；且所述第二晶体管配置成至少部分地基于所述第二晶体管的所述栅极处的第十电压小于所述第二晶体管的所述源极处的第十一电压和所述第二晶体管的所述第二阈值电压，在所述持续时间的所述部分期间隔离所述第二电压的第二电压供应与所述存取线。5.根据权利要求4所述的设备，其进一步包括：第三晶体管，其配置成至少部分地基于所述第三晶体管的所述栅极处的所述第九电压超过所述第三晶体管的源极处的所述第七电压和所述第三晶体管的第三阈值电压，在所述持续时间的所述部分期间向所述存取线供应所述第七电压。6.根据权利要求1所述的设备，其中所述解码器的所述第一级进一步包括：第一部分，其配置成向所述存取线供应所述第一电压，所述第一部分包括与配置成供应所述第一电压的第一电压源和第一节点耦合的第三晶体管，及与所述第一节点和所述解码器的所述第二级耦合的第四晶体管，其中所述第三晶体管和所述第四晶体管配置成在所述第一存取操作期间激活；以及第二部分，其配置成向所述存取线供应所述第二电压，所述第二部分包括与配置成供应所述第二电压的第二电压源和第二节点耦合的第五晶体管，及与所述第二节点和所述解
码器的所述第二级耦合的第六晶体管，其中所述第五晶体管和所述第六晶体管配置成在所述第二存取操作期间激活。7.根据权利要求1所述的设备，其进一步包括：多个第二级，其各自与所述第一级的第三晶体管和所述第二级的第四晶体管耦合，所述多个第二级中的每个第二级与多个存取线中的一个耦合，所述多个第二级包含所述第二级，且所述多个存取线包含所述存取线。8.根据权利要求7所述的设备，其进一步包括：所述解码器的第三级的第五晶体管，所述第五晶体管与配置成向所述解码器的所述第一级的所述第三晶体管供应所述第一电压的第一电压源耦合，其中所述解码器配置成激活所述第二级的所述第一晶体管、所述第一级的所述第三晶体管和所述第三级的所述第五晶体管，以在所述第一存取操作期间向所述存取线供应所述第一电压；以及所述解码器的所述第三级的第六晶体管，所述第六晶体管与配置成向所述解码器的所述第一级的所述第四晶体管供应所述第二电压的第二电压源耦合，其中所述解码器配置成激活所述第二级的所述第二晶体管、所述第一级的所述第四晶体管和所述第一级的所述第六晶体管，以在所述第二存取操作期间向所述存取线供应所述第二电压。9.根据权利要求8所述的设备，其中所述解码器的所述第一级、所述第二级和所述第三级的晶体管在所述第一存取操作期间至少部分地基于接收到与所述存储器单元相关联的存储器地址而激活。10.根据权利要求1所述的设备，其中所述第一电压是正电压，且所述第二电压是负电压。11.根据权利要求1所述的设备，其中所述第一晶体管是p型金属氧化物半导体PMOS晶体管，且所述第二晶体管是n型金属氧化物半导体NMOS晶体管。12.一种方法，其包括：接收与耦合到存取线的存储器单元相关联的命令；至少部分地基于接收到所述命令，通过解码器的第一级将第一晶体管的源极偏置到超过所述第一晶体管的栅极的第二电压和所述第一晶体管的第一阈值电压的第一电压以激活所述第一晶体管，其中所述解码器的第二级包括所述第一晶体管；至少部分地基于接收到所述命令，通过所述解码器的所述第一级将第二晶体管的源极偏置到第三电压以撤销激活所述第二晶体管，其中所述第二晶体管的栅极的第四电压小于所述第二电压和所述第二晶体管的第二阈值电压，并且其中所述解码器的所述第二级包括所述第二晶体管；以及至少部分地基于偏置所述第一晶体管的所述源极并偏置所述第二晶体管的所述源极，向所述存取线供应正电压。13.根据权利要求12所述的方法，其进一步包括：接收与耦合到所述存取线的所述存储器单元相关联的第二命令；至少部分地基于所述命令，通过所述解码器的所述第一级将所述第一晶体管的所述源极偏置到小于所述第一晶体管的所述栅极的所述第二电压和所述第一晶体管的所述第一阈值电压的第五电压以撤销激活所述第一晶体管；至少部分地基于接收到所述命令，通过所述解码器的所述第一级将所述第二晶体管的
所述源极偏置到第六电压以激活所述第二晶体管，其中所述第二晶体管的所述栅极的所述第四电压超过所述第六电压和所述第二晶体管的所述第二阈值电压；以及至少部分地基于偏置所述第一晶体...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：