高速DreaMOS器件及其制作方法技术

本发明专利技术公开了一种高速DreaMOS器件及其制作方法。所述高速DreaMOS器件包括半导体结构层和与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、漏区延伸区及漏区，所述外延层内还形成有多个源区和多个沟道掺杂区，其中，所述多个沟道掺杂区分别形成在所述外延层的不同深度区域，其中至少两个源区具有不同的结深。本发明专利技术实施例提供的高速DreaMOS器件，减少了阱区的高温退火过程，简化了器件制作工艺，提高了器件一致性。提高了器件一致性。提高了器件一致性。

【技术实现步骤摘要】
高速DreaMOS器件及其制作方法


[0001]本专利技术涉及一种功率半导体器件，特别涉及一种高速DreaMOS器件及其制作方法，属于半导体


技术介绍

[0002]图1示出了一种LDMOS器件的结构，其中源区13、漏区延伸区14和漏区15的导电类型相同，栅极11下方的沟道区域的导电类型和体区相同、与源区13相反，漏区延伸区14提高了LDMOS器件的击穿电压，从而提高器件的输出功率，在LDMOS器件的制作工艺中，通过离子注入方式形成图1中的阱区17区域，并通过长时间的高温退火，以使体区横向扩散并与漏区延伸区14接触，从而形成器件的沟道。
[0003]然而，长时间的高温退火，增加了器件的热过程，降低了器件的一致性，同时导致器件的结深变深，进而增加了器件电容。如图1所示的LDMOS器件，在高压大电流场景下容易产生热载流子注入效应，载流子进入到栅氧化层区域，会加剧器件导通电阻、饱和电流、阈值电压和击穿电压等参数的变化，降低器件的使用寿命；并且，随着漏区延伸区掺杂浓度增加，热载流子效应加剧。为了提高器件的效率，本领域技术人员希望增加漏区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高速DreaMOS器件，包括半导体结构层和与半导体结构层配合的栅氧化层、栅极，所述半导体结构层包括外延层和形成在所述外延层内的阱区、阱区接触区、漏区延伸区及漏区，其特征在于：所述外延层内还形成有多个源区和多个沟道掺杂区，其中，所述多个沟道掺杂区分别形成在所述外延层的不同深度区域，其中至少两个源区具有不同的结深。2.根据权利要求1所述的高速DreaMOS器件，其特征在于：所述多个沟道掺杂区沿所述外延层的深度方向依次叠层设置，且所述多个沟道掺杂区沿自身长度方向错开；优选的，相邻两个沟道掺杂区的重叠区域长度为所述沟道掺杂区长度的1/3
‑
1/6。3.根据权利要求1或2所述的高速DreaMOS器件，其特征在于：所述沟道掺杂区的厚度为0.4
‑
1μm，长度为0.1
‑
0.8μm。4.根据权利要求1所述的高速DreaMOS器件，其特征在于：所述多个沟道掺杂区位于所述栅极下方，多个源区沿指定方向依次分布在所述阱区延伸区和沟道掺杂区之间，其中至少一个源区与所述阱区延伸区连接，至少一个源区与沟道掺杂区连接，且，至少与所述阱区延伸区连接的源区的结深大于与沟道掺杂区连接的源区的结深；优选的，所述多个源区的结深沿靠近沟道掺杂区的方向依次减小。5.根据权利要求4所述的高速DreaMOS器件，其特征在于：位于最顶层的沟道掺杂区与所述源区连接，其中，所述沟道掺杂区、源区、漏区以及漏区延伸区的导电类型相同。6.根据权利要求4所述的高速DreaMOS器件，其特征在于：所述阱区位于所述多个沟道掺杂区的下方，且所述阱区分别与所述阱区接触区、漏区延伸区连接，其中，所述阱区、阱区延伸区、外延层的导电类型相同。7.根据权利要求1所述的高速DreaMOS器件，其特征在于：当栅极电压与阈值电压具有第一压差时，器件的有效沟...

【专利技术属性】
技术研发人员：莫海锋，彭虎，岳丹诚，
申请(专利权)人：苏州华太电子技术有限公司，
类型：发明
国别省市：