公开了用于对多个通道执行数据处理的处理装置、方法及系统，所述用于对多个通道执行数据处理的处理装置包括：通道信息获取单元，其配置为获取多个通道的通道信息；存储单元，其包括对应于多个通道的多个存储区域，其中，存储区域配置为用于存储针对多个通道的数据信息；数据读控制单元，其配置为根据通道信息从存储单元的多个存储区域中的目标存储区域读取对应于通道信息的目标数据信息；以及缓存单元，其配置为预存由数据读控制单元从存储单元的目标存储区域所读取的目标数据信息，以等待用于数据处理。根据本公开的实施例提供的用于对多个通道执行数据处理的处理装置、方法及系统，可以降低或消除数据处理操作的延迟，提高数据处理效率。高数据处理效率。高数据处理效率。
【技术实现步骤摘要】
用于对多个通道执行数据处理的处理装置、方法及系统
[0001]本公开的实施例涉及一种用于对多个通道执行数据处理的处理装置、方法及计算机系统。
技术介绍
[0002]在计算机系统中，经常需要在I/O内存、内存与内存之间交换数据。直接存储器访问(Direct Memory Access，DMA)技术是一种高速的数据传输方式，允许在外部设备和存储器之间、存储器与存储器之间等直接传输数据。DMA过程主要由硬件来实现，此时外部设备和内存之间进行数据交换不通过中央处理器(Central Processing Unit，CPU)的控制，而是利用系统总线，由DMA硬件控制器控制总线直接完成外部设备和内存之间的数据交换。
技术实现思路
[0003]根据本公开的第一方面，提出了一种用于对多个通道执行数据处理的处理装置，包括：通道信息获取单元，其配置为获取所述多个通道的通道信息；存储单元，其包括对应于所述多个通道的多个存储区域，其中，所述存储区域配置为用于存储针对所述多个通道的数据信息；数据读控制单元，其配置为根据所述通道信息从所述存储单元的多个存储区域中的目标存储区域读取对应于所述通道信息的目标数据信息；以及缓存单元，其配置为预存由所述数据读控制单元从所述存储单元的目标存储区域所读取的所述目标数据信息，以等待用于所述数据处理。
[0004]在至少一个实施例中，所述缓存单元包括基于组合逻辑的先进先出队列，并且所述先进先出队列配置为能使针对所述先进先出队列的请求信号和与所述请求信号相关联的数据信息在同一时钟周期出现。
[0005]在至少一个实施例中，所述缓存单元配置为能预存用于所述数据处理的至少两项数据信息。
[0006]在至少一个实施例中，所述缓存单元包括基于时序逻辑的先进先出队列，并且所述缓存单元配置为能预存用于所述数据处理的至少三项数据信息。
[0007]在至少一个实施例中，所述通道信息获取单元配置为至少在相邻的两次轮询中对不同通道查询。
[0008]在至少一个实施例中，所述处理装置为直接存储器访问装置(Direct Memory Access，DMA)，所述数据处理包括数据搬运操作。
[0009]在至少一个实施例中，所述数据搬运操作包括对所述数据信息的搬运或者对由所述数据信息所指示的目标数据的搬运，所述目标数据为神经网络处理器用于执行神经网络运算所需要的数据，所述神经网络处理器包括至少一个处理单元阵列和多个全局缓冲器集群，所述数据信息指示所述目标数据的地址信息，所述地址信息基于所述目标数据与所述处理单元阵列中的至少一个处理单元之间的映射关系得到，每个所述全局缓冲器集群用于在所述多个通道信息中的一个通信信息上接收被搬运的所述数据信息或者被搬运的所述
目标数据。
[0010]在至少一个实施例中，所述处理装置还包括：接口控制单元，其配置为从所述缓存单元获取所述目标数据信息，根据所述目标数据信息生成数据搬运请求，并根据所述数据搬运请求执行所述数据搬运操作。
[0011]在至少一个实施例中，所述通道信息确定单元包括：轮询调度单元，其配置为轮询确定要执行所述数据处理的多个通道信息。
[0012]在至少一个实施例中，所述轮询调度单元进一步配置为：响应于在当前所述通道信息上完成所述数据搬运操作且所述存储单元中的所述数据信息为非空，执行下一次轮询以确定下一个要执行所述数据搬运操作的通道信息。
[0013]根据本公开的第二方面，提出了一种计算机系统，包括：根据本公开第一方面的任一所述处理装置；以及神经网络处理器，其中，所述神经网络处理器与所述处理装置电性耦合，所述神经网络处理器包括至少一个处理单元阵列和多个全局缓冲器集群，所述数据信息指示所述目标数据的地址信息，所述地址信息基于所述目标数据与所述处理单元阵列中的至少一个处理单元之间的映射关系得到，每个所述全局缓冲器集群用于在所述多个通道信息中的一个通信信息上接收被搬运的数据信息或者被搬运的由所述数据信息所指示的目标数据。
[0014]在至少一个实施例中，所述计算机系统还包括：接口解码器，其配置为接收初始指令且对所述初始指令进行译码以得到所述数据信息，并将译码得到的所述数据信息提供给所述处理装置。
[0015]在至少一个实施例中，所述计算机系统还包括：辅助处理器，其配置用于提供所述初始指令到所述接口解码器。
[0016]在至少一个实施例中，所述辅助处理器通过第一数据传输协议与所述接口解码器耦接，所述神经网络处理器通过第二数据传输协议与所述直接存储器访问装置耦接，所述第一数据传输协议和所述第二数据传输协议不同。
[0017]根据本公开的第三方面，提出了一种用于对多个通道执行数据处理的调度方法，包括：获取所述多个通道的通道信息；根据所述通道信息从对应于所述多个通道的多个存储区域中的目标存储区域读取对应于所述通道信息的目标数据信息；将所读取的对应于所述通道信息的目标数据信息预存到缓存单元，以等待用于所述数据处理。
[0018]在至少一个实施例中，所述获取所述多个通道的通道信息包括：至少在相邻的两次轮询中对不同通道查询。
[0019]在至少一个实施例中，所述调度方法用于直接存储器访问装置，所述数据处理包括数据搬运操作。
[0020]在至少一个实施例中，所述数据搬运操作包括对所述数据信息的搬运或者对由所述数据信息所指示的目标数据的搬运，所述目标数据为神经网络处理器用于执行神经网络运算所需要的数据，所述神经网络处理器包括至少一个处理单元阵列和多个全局缓冲器集群，所述数据信息指示所述目标数据的地址信息，所述地址信息基于所述目标数据与所述处理单元阵列中的至少一个处理单元之间的映射关系得到，每个所述全局缓冲器集群用于在所述多个通道信息中的一个通信信息上接收被搬运的所述数据信息或者被搬运的所述目标数据。
[0021]在至少一个实施例中，所述调度方法还包括：从所述缓存单元获取所述目标数据信息，根据所述目标数据信息生成数据搬运请求，并根据所述数据搬运请求执行所述数据搬运操作。
[0022]在至少一个实施例中，所述获取所述多个通道的通道信息包括：轮询确定要执行所述数据处理的多个通道信息。
[0023]在至少一个实施例中，所述轮询确定要执行所述数据处理的多个通道信息包括：响应于在当前所述通道信息上完成所述数据搬运操作且所述存储区域中的所述数据信息为非空，执行下一次轮询以确定下一个要执行所述数据搬运操作的通道信息。
[0024]根据本公开的实施例提供的用于对多个通道执行数据处理的处理装置、方法及计算机系统可以降低或消除数据处理操作延迟，提高数据处理效率。
附图说明
[0025]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于对多个通道执行数据处理的处理装置，包括：通道信息获取单元，其配置为获取所述多个通道的通道信息；存储单元，其包括对应于所述多个通道的多个存储区域，其中，所述存储区域配置为用于存储针对所述多个通道的数据信息；数据读控制单元，其配置为根据所述通道信息从所述存储单元的多个存储区域中的目标存储区域读取对应于所述通道信息的目标数据信息；以及缓存单元，其配置为预存由所述数据读控制单元从所述存储单元的目标存储区域所读取的所述目标数据信息，以等待用于所述数据处理。2.根据权利要求1所述的处理装置，其中，所述缓存单元包括基于组合逻辑的先进先出队列，并且所述先进先出队列配置为能使针对所述先进先出队列的请求信号和与所述请求信号相关联的数据信息在同一时钟周期出现。3.根据权利要求2所述的处理装置，其中，所述缓存单元配置为能预存用于所述数据处理的至少两项数据信息。4.根据权利要求1所述的处理装置，其中，所述缓存单元包括基于时序逻辑的先进先出队列，并且所述缓存单元配置为能预存用于所述数据处理的至少三项数据信息。5.根据权利要求1或3所述的处理装置，其中，所述通道信息获取单元配置为至少在相邻的两次轮询中对不同通道查询。6.根据权利要求1所述的处理装置，其中，所述处理装置为直接存储器访问装置(Direct Memory Access，DMA)，所述数据处理包括数据搬运操作。7.根据权利要求6所述的处理装置，其中，所述数据搬运操作包括对所述数据信息的搬运或者对由所述数据信息所指示的目标数据的搬运，所述目标数据为神经网络处理器用于执行神经网络运算所需要的数据，所述神经网络处理器包括至少一个处理单元阵列和多个全局缓冲器集群，所述数据信息指示所述目标数据的地址信息，所述地址信息基于所述目标数据与所述处理单元阵列中的至少一个处理单元之间的映射关系得到，每个所述全局缓冲器集群用于在所述多个通道信息中的一个通信信息上接收被搬运的所述数据信息或者被搬运的所述目标数据。8.根据权利要求6所述的处理装置，还包括：接口控制单元，其配置为从所述缓存单元获取所述目标数据信息，根据所述目标数据信息生成数据搬运请求，并根据所述数据搬运请求执行所述数据搬运操作。9.根据权利要求6所述的处理装置，其中，所述通道信息确定单元包括：轮询调度单元，其配置为轮询确定要执行所述数据处理的多个通道信息。10.根据权利要求9所述的处理装置，其中，所述轮询调度单元进一步配置为：响应于在当前所述通道信息上完成所述数据搬运操作且所述存储单元中的所述数据信息为非空，执行下一次轮询以确定下一个要执行所述数据搬运操作的通道信息。11.一种计算机系统，包括：根据权利要求1
‑
6、8
‑
10任一所述的处理装置；以及神经网络处理器，其中，所述神经网络处理器...
【专利技术属性】
技术研发人员：罗仕麟，
申请(专利权)人：北京奕斯伟计算技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。