一种用于存算融合式处理器的取指流水线制造技术

本发明专利技术公开了一种用于存算融合式处理器的取指流水线，为了最大限度地提高存算融合式处理器的运算性能，宜采用较大的指令存储器iMEM和高速缓存iCache替代传统取指模块中的iCache及其相关的多级缓存，减少Cache缺失率，提高取指性能；然而，更大的存储意味着更大的延迟，为此本发明专利技术设计了六级流水式取指逻辑，取代原有四级流水式取指逻辑，缩短了关键路径的时长，而系统时钟频率由关键路径时长决定，因此提升了系统时钟频率，进而大幅度提高了系统执行效率；虽然取指流水级数增多，但由于分支预测器和指令缓冲FIFO的存在，使得取指流水线的性能并未降低。线的性能并未降低。线的性能并未降低。

【技术实现步骤摘要】
一种用于存算融合式处理器的取指流水线


[0001]本专利技术涉及流水线取指
，尤其是一种用于存算融合式处理器的取指流水线。

技术介绍

[0002]随着处理器与存储器的工艺提升差的增大，冯诺依曼体系结构下存储墙剪刀叉也不断增大，访存功耗墙的问题也日益突出，工业界和学术界的专注点开始从聚焦计算转移到聚焦存储。与此同时，高访存、高并行、低精度的人工智能和类脑计算等应用的快速发展也驱动了计算型存储/存算一体/存内计算的快速发展，计算型存储/存算一体/存内计算的快速发展势必也带来更大的数据吞吐率需求。
[0003]取指令(InstructionFetch，IF)阶段是将一条指令从主存中取到指令寄存器的过程。为了最大限度地发挥计算型存储/存算一体/存内计算的优势，需要设计与其吞吐率相配套的取指逻辑。目前，传统的取指模块采用iCache对指令机器码进行缓存，但是iCache的容量通常较小，发生Cache缺失的几率较大，而Cache缺失的代价通常较大。为了最大限度地提高存算融合式处理器的运算性能，宜采用较大的指令存储器iMEM(SRAM)和高速缓本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存算融合式处理器的取指流水线，其特征在于，包含F1
‑
F6六级流水式取指逻辑，分别为：F1级流水单元，根据应用程序的执行特征，产生正确的取指地址；F2级流水单元，发送iCache/iMEM的读地址及相关控制信号，相关控制信号包括但不限于读使能信号；F3级流水单元，当流水发生停顿时，寄存iCache/iMEM返回的读数据；当流水停顿解除时，将寄存的读数据发送至F4级流水单元；F4级流水单元，判断iCache/iMEM是否命中，当iCache缺失时，产生F1、F2、F3的流水停顿信号，启动AXI Master读取外部存储器的数据并更新iCache；根据命中的判断结果选择接收iCache、iMEM或AXI Master读数据存储器返回的指令包，对返回的指令包做分支预测，并将预测结果发送至F5级流水单元；F5级流水单元，通过指令缓冲FIFO进行指令包的缓冲，同时将分支预测目标地址送往F1级流水单元；F6级流水单元，根据指令缓冲FIFO中的内容以及指令行结束标志，将指令包转换为执行包，并将执行包送至到执行流水线。2.根据权利要求1所述的用于存算融合式处理器的取指流水线，其特征在于，F1级流水单元包含取指地址产生电路，取指地址产生电路主要由多路选择器和寄存器构成，多路选择器的取指来源包括但不限于复位信号、中断控制器输出、分支跳转、分支预测、顺序执行，其中，中断控制器输出包括因中断、中断返回或中断撤销产生的输出。3.根据权利要求1所述的用于存算融合式处理器的取指流水线，其特征在于，F4级流水单元包含分支预测器...

【专利技术属性】
技术研发人员：王媛，胡孔阳，李泉泉，刘玉，
申请(专利权)人：安徽芯纪元科技有限公司，
类型：发明
国别省市：