【技术实现步骤摘要】
处理器装置及多维数据读写方法、计算设备
[0001]本申请涉及处理器
，具体而言，涉及一种处理器装置及多维数据读写方法、计算设备。
技术介绍
[0002]CPU、GPU等多核处理芯片通常可用于执行深度学习计算，深度学习一般使用张量作为输入输出数据的存储对象。张量(Tensor)包含三个属性，如：轴(维度)的个数，也称为张量的秩或阶；形状，即每个轴的维度；数据类型。张量是一个定义在的一些向量空间和一些对偶空间的笛卡儿积上的多重线性映射。深度学习计算一般使用零阶(维)到四阶(维)张量，但处理视频数据时可能会用到五阶(维)张量。在同构的意义下，零阶(维)张量为标量(Scalar)，一阶(维)张量可以理解为向量(Vector)，二阶(维)张量可以理解为矩阵(Matrix)，三阶(维)张量可以理解成立方体，四阶(维)张量可以理解成立方体组成的一个向量，五阶(维)张量可以理解成立方体组成的矩阵，依次类推。
[0003]在深度学习的卷积运算中，每个乘加运算需要读入输入数据和权重数据，由于计算机系统采用64位地址，每个64位的...
【技术保护点】
【技术特征摘要】
1.一种处理器装置，其特征在于，包括：一个或多个单指令多线程处理单元，所述单指令多线程处理单元用于执行一个或多个线程束，所述线程束包括对多维张量数据执行张量运算的多个线程；指令调度单元，用于发送结构化数据读写指令给地址计算单元，所述结构化数据读写指令用于读写所述多维张量数据中的目标结构化数据；地址计算单元，用于执行所述结构化数据读写指令，以获得所述目标结构化数据的存储地址；高速缓存单元，用于根据所述目标结构化数据的存储地址，从存储器读取所述目标结构化数据；其中，所述结构化数据读写指令包括用于指示所述目标结构化数据的基地址的第一指令域、用于指示所述目标结构化数据的统一地址偏移的第二指令域、用于指示所述目标结构化数据的结构化地址偏移的第三指令域和用于指示所述目标结构化数据的返回寄存器地址的第四指令域。2.根据权利要求1所述的处理器装置，其特征在于，所述多维张量数据包括多个通道，所述目标结构化数据的基地址包括该目标结构化数据的第一元素对应于所述多个通道中的第一通道中的元素位置的地址。3.根据权利要求2所述的处理器装置，其特征在于，所述统一地址偏移包括所述目标结构化数据的第一元素所处的通道相对于第一通道的地址偏移。4.根据权利要求3所述的处理器装置，其特征在于，所述结构化地址偏移包括所述目标结构化数据中的各元素相对于第一元素的地址偏移。5.根据权利要求4所述的处理器装置，其特征在于，所述第三指令域指示所述目标结构化数据的结构化地址偏移包括指示指向第一结构化地址偏移寄存器的间接寻址寄存器，所述第一结构化地址偏移寄存器用于保存所述第一元素的结构化地址偏移。6.根据权利要求5所述的处理器装置，其特征在于，所述返回寄存器地址包括保存所述目标结构化数据的返回寄存器中第一寄存器的地址。7.根据权利要求6所述的处理器装置，其特征在于，所述结构化数据读写指令还包括用于指示返回数据的数量的第五指令域。8.根据权利要求7所述的处理器装置，其特征在于，所述地址计算单元用于根据所述结构化数据读写指令中指示的所述目标结构化数据的基地址、统一地址偏移和结构化地址偏移来计算得到所述目标结构化数据中各元素的存储地址。9.根据权利要求8所述的处理器装置，其特征在于，所述地址计算单元用于根据所述第五指令域所指示的返回数据的数量，从所述第一结构化地址偏移寄存器开始读取对应数量的结构化地址偏移寄存器中存储的结构化地址偏移。10.根据权利要求9所述的处理器装置，其特征在于，所述处理器装置还包括输出队列，用于保存所述高速缓存单元从存储器读取的所述目标结构化数据。11.根据权利要求10所述的处理器装置，其特征在于，所述输出队列还用于根据所述第五指令域所指示的返回数据的数量和所述第四指令域指示的所述目标结构化数据的返回寄存器地址，将所述读取的目标结构化数据写入从返回寄存器地址开始的对应数量的返回寄存器中。
12.根据权利要求11所述的处理器装置，其特征在于，所述结构化数据读写指令还包括用于指示地址偏移模式的第六指令域。13.根据权利要求12所述的处理器装置，其特征在于，所述结构化数据读写指令还包括用于指示所述目标结构化数据的数据类型的第七指令域。14.根据权利要求8所述的处理器装置，其特征在于，对于所述线程束中不同的线程，所述目标结构化数据的基地址不同，所述目标结构化数据的统一地址偏移和结构化地址偏移相同。15.一种多维数据读写方法，应用于处理器装置，其特征在于，包括：执行结构化数据读写指...
【专利技术属性】
技术研发人员：李颖，
申请(专利权)人：沐曦集成电路上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。