VerilogRTL代码加固方法及相关设备技术

本发明专利技术公开了一种Verilog RTL代码加固方法及相关设备，涉及编程技术领域，主要为解决目前缺少一种适当的加固方式以使电路能够抵抗0、1错误翻转的问题。该方法包括：获取原始Verilog RTL代码文件的包含时序逻辑的时序逻辑代码段；对所述时序逻辑代码段进行格式标识，生成时序逻辑标识版本代码文件；在具有所述格式标识的代码段中确定触发器代码；为所述触发器代码增加冗余的组合逻辑投票电路代码，以对所述原始Verilog RTL代码进行加固。本发明专利技术用于Verilog RTL代码加固过程。RTL代码加固过程。RTL代码加固过程。

【技术实现步骤摘要】
VerilogRTL代码加固方法及相关设备


[0001]本专利技术涉及编程
，尤其涉及一种Verilog RTL代码加固方法及相关设备。

技术介绍

[0002]当数字集成电路应用于航空、航天、医疗、工业场景等严苛环境时，集成电路常常会受到宇宙射线、带电粒子以及各种干扰的影响，导致电路内部出现数据的错误翻转。
[0003]如果错误翻转出现在存储电路当中，会导致存储的数值出现由0到1或由1到0的错误翻转，这是非常严重的错误。如果在SRAM、DRAM中出现误翻转，会导致数据出错；如果误翻转出现在触发器、锁存器中，则会导致数据出错、甚至更严重的电路功能出错。

技术实现思路

[0004]鉴于上述问题，本专利技术提供一种Verilog RTL代码加固方法及相关设备，主要目的在于解决目前缺少一种适当的加固方式以使电路能够抵抗0、1错误翻转的问题。
[0005]为解决上述至少一种技术问题，第一方面，本专利技术提供了一种Verilog RTL代码加固方法，该方法包括：
[0006]获取原始Verilog RTL代码文本文档来自技高网...

【技术保护点】

【技术特征摘要】
RTL代码加固方法。10.一种电子设备，其特征在于，所述电子设备包括至少一个处理器、以及与所述处理器连接的至少一个存储器；其中，所...

【专利技术属性】
技术研发人员：谢元禄，张坤，呼红阳，霍长兴，习凯，季兰龙，卢年端，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：