半导体封装制造技术

可以提供一种半导体封装，该半导体封装包括第一封装基板、在第一封装基板的顶表面上的第一半导体芯片、在第一半导体芯片的顶表面上的电连接到第一封装基板的内插器、以及配置为覆盖第一封装基板和第一半导体芯片的模制层。内插器可以包括：内插器沟槽，从内插器的底表面凹陷，内插器的底表面面对第一半导体芯片的顶表面和第一封装基板的顶表面两者；以及穿透内插器的内插器孔。模制层可以包括填充在第一封装基板和内插器之间的区域的填充部分、填充内插器孔的贯穿部分、以及覆盖内插器的顶表面的至少一部分的覆盖部分。的至少一部分的覆盖部分。的至少一部分的覆盖部分。

【技术实现步骤摘要】
半导体封装


[0001]本公开涉及半导体封装以及用于制造该半导体封装的方法。更具体地，本公开涉及层叠封装(POP)半导体封装和/或用于制造该POP半导体封装的方法。

技术介绍

[0002]随着电子产业的发展，对电子部件的高功能性、高速度和小型化的需求日益增加。根据这一趋势，可以使用在一个封装基板上堆叠和安装多个半导体芯片或者在封装上堆叠封装的方法。例如，可以使用封装内封装(PIP)半导体封装或层叠封装(POP)半导体封装。
[0003]POP半导体封装可以包括用于在上封装和下封装之间的电连接的内插器(interposer)。内插器可以促进在上封装和下封装之间的电连接，并防止上封装和下封装的翘曲。

技术实现思路

[0004]本公开的一些方面提供具有提高的产品可靠性的半导体封装。
[0005]本公开的一些方面还提供用于制造具有提高的产品可靠性的半导体封装的方法。
[0006]根据本公开的一些方面，一种半导体封装可以包括第一封装基板、在第一封装基板的顶表面上的第一半导体芯片、在第一半导体芯片的顶表面上的电连接到本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：第一封装基板；第一半导体芯片，在所述第一封装基板的顶表面上；电连接到所述第一封装基板的内插器，在所述第一半导体芯片的顶表面上；以及模制层，配置为覆盖所述第一封装基板和所述第一半导体芯片，其中所述内插器包括从所述内插器的底表面凹陷的内插器沟槽和穿透所述内插器的内插器孔，所述内插器的所述底表面面对所述第一半导体芯片的所述顶表面和所述第一封装基板的所述顶表面两者，以及所述模制层包括填充在所述第一封装基板和所述内插器之间的区域的填充部分、填充所述内插器孔的贯穿部分、以及覆盖所述内插器的顶表面的至少一部分的覆盖部分。2.根据权利要求1所述的半导体封装，其中所述内插器与所述第一半导体芯片的所述顶表面间隔开，以及所述填充部分还填充在所述第一半导体芯片和所述内插器之间的区域。3.根据权利要求1所述的半导体封装，其中在平面图中，所述内插器沟槽的至少一部分和所述内插器孔的至少一部分与所述第一半导体芯片重叠。4.根据权利要求3所述的半导体封装，其中在平面图中，所述内插器沟槽的至少一部分与所述第一半导体芯片的边缘重叠。5.根据权利要求1所述的半导体封装，其中所述内插器沟槽沿着平行于所述内插器的所述底表面的第一方向布置为多个。6.根据权利要求5所述的半导体封装，其中布置为多个的所述内插器沟槽沿着平行于所述第一封装基板的所述顶表面并与所述第一方向交叉的第二方向延伸。7.根据权利要求1所述的半导体封装，其中所述填充部分、所述贯穿部分和所述覆盖部分是一体的主体的不同部分。8.根据权利要求1所述的半导体封装，其中所述内插器孔从所述内插器沟槽延伸。9.根据权利要求1所述的半导体封装，其中所述内插器包括从所述内插器的所述底表面暴露的下焊盘、从所述内插器的所述顶表面暴露的上焊盘、以及穿透所述内插器以将所述下焊盘连接到所述上焊盘的贯穿通路。10.根据权利要求1所述的半导体封装，还包括：在所述第一封装基板的所述顶表面上的连接构件，所述连接构件将所述第一封装基板电连接到所述内插器，其中所述模制层覆盖所述连接构件。11.根据权利要求1所述的半导体封装，还包括：在所述内插器的所述顶表面上的第二封装基板，所述第二封装基板电连接到所述内插器；以及第二半导体芯片，在所述第二封装基板的顶表面上，所述第二封装基板的所述顶表面背对所述内插器的所述顶表面。12.根据权利要求1所述的半导体封装，其中所述...

【专利技术属性】
技术研发人员：郭旻根，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：