用于在集成电路封装中阻挡光的保形屏蔽制造技术

一种半导体器件可以包括集成电路管芯和薄金属层，该薄金属层被施加并符合集成电路管芯的一个或多个表面，以便为集成电路管芯的有源电路屏蔽光。源电路屏蔽光。

【技术实现步骤摘要】
【国外来华专利技术】用于在集成电路封装中阻挡光的保形屏蔽


[0001]本公开总体上涉及半导体制造，并且更具体地，涉及形成用于在集成电路封装(包括晶圆级芯片级封装)中阻挡光的保形屏蔽。

技术介绍

[0002]半导体器件制造是被用于创建存在于许多电气与电子设备中的集成电路的工艺。半导体器件制造包括光刻、机械和化学处理步骤的多个步骤序列，在此期间，在由半导体材料制成的晶片上逐步创建电子电路。例如，在半导体器件制造期间，可以在单个半导体管芯上形成许多分立电路组件，包括晶体管、电阻器、电容器、电感器和二极管。
[0003]多年来，已使用互补金属氧化物半导体(CMOS)器件制造集成电路。CMOS器件对可见光和红外光都很敏感。暴露在光线下可能会中断电路功能，导致CMOS器件故障。CMOS器件通常被密封在塑料或陶瓷封装中，其阻挡光线到达芯片。然而，随着小型化的趋势，许多器件现在都被组装在晶圆级芯片级封装(WLCSP)中，这可能会使裸芯片暴露在环境光下。一般而言，WLCSP的制造涉及封装集成电路，而集成电路仍然是半导体晶片的一部分，这与将晶片切割成单个电路(管芯)并且然后单本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于半导体器件的光学屏蔽，包括：薄金属层，所述薄金属层被施加并符合所述半导体器件的一个或多个表面，以便为所述半导体器件的有源电路屏蔽光。2.根据权利要求1所述的光学屏蔽，其中：所述半导体器件的所述一个或多个表面包括与所述半导体器件的顶面平行且相对的所述半导体器件的背面，在所述顶面上形成金属再分布层和导电凸块；并且所述薄金属层未被图案化。3.根据权利要求1所述的光学屏蔽，其中，所述半导体器件的所述一个或多个表面包括所述半导体器件的至少一个侧壁表面，所述半导体器件的至少一个侧壁表面垂直于所述半导体器件的顶面，在所述顶面上形成金属再分布层和导电凸块。4.根据权利要求3所述的光学屏蔽，其中：所述半导体器件的背面在其上已经形成有由有机材料制成的背面膜；和所述背面与所述半导体器件的所述顶面平行且相对，在所述顶面上形成金属再分布层和导电凸块。5.根据权利要求1所述的光学屏蔽，其中，所述薄金属层包括以下金属中的一种：铝、铜、不锈钢、镍、钛和金。6.根据权利要求1所述的光学屏蔽，其中，通过溅射和电镀之一形成所述薄金属层。7.根据权利要求1所述的光学屏蔽，其中，所述薄金属层的厚度至少为0.2微米。8.一种用于制造用于半导体器件的光学屏蔽的方法，包括：将薄金属层施加并符合所述半导体器件的一个或多个表面，以便为所述半导体器件的有源电路屏蔽光。9.根据权利要求8所述的方法，其中：所述半导体器件的所述一个或多个表面包括与所述半导体器件的顶面平行且相对的所述半导体器件的背面，在所述顶面上形成金属再分布层和导电凸块；并且所述薄金属层未被图案化。10.根据权利要求8所述的方法，其中，所述半导体器件的所述一个或多个表面包括所述半导体器件的至少一个侧壁表面，所述半导体器件的至少一个侧壁表面垂直于所述半导体器件顶面，在所述顶面上形成金属再分...

【专利技术属性】
技术研发人员：约翰，
申请(专利权)人：思睿逻辑国际半导体有限公司，
类型：发明
国别省市：