半导体晶片及其制造方法技术

本申请的发明专利技术所涉及的半导体晶片的制造方法具备：第一工序，在硅基板的上表面形成被分割成多个小区块的氮化镓生长层；和第二工序，用绝缘膜填埋多个小区块之间，绝缘膜对硅基板施加与氮化镓生长层对硅基板施加的应力相反方向的应力。相反方向的应力。相反方向的应力。

【技术实现步骤摘要】
【国外来华专利技术】半导体晶片及其制造方法


[0001]本专利技术涉及半导体晶片及其制造方法。

技术介绍

[0002]在专利文献1中公开了在蓝宝石或碳化硅基板上使具有与基板不同的晶格常数的半导体层生长的方法。在该方法中，在基板上的规定部位形成具有用于使半导体层选择性地生长的开口部的层，并通过开口部使基板的规定部位露出。接下来，在通过开口部而露出的基板的表面上选择性地使半导体层异质外延生长。
[0003]专利文献1：日本特开平10
‑
135140号公报
[0004]当在硅基板生长氮化镓时，存在因两者的晶格常数之差引起基板翘曲的情况。在专利文献1的方法中，通过分割半导体层，能够减少基板翘曲。然而，在专利文献1的方法中，有可能无法充分地抑制翘曲。由此，曝光工序等之后的工序有可能变得困难。

技术实现思路

[0005]本专利技术是为了解决上述问题而做出的，其目的在于得到一种能够抑制基板的翘曲的半导体晶片及其制造方法。
[0006]本申请的专利技术所涉及的半导体晶片的制造方法具备：第一工序，在硅基板的上表面形成被分割成多个小区块的氮化镓生长层；和第二工序，用绝缘膜填埋该多个小区块之间，该绝缘膜对该硅基板施加与该氮化镓生长层对该硅基板施加的应力相反方向的应力。
[0007]本申请的专利技术所涉及的半导体晶片具备：硅基板；氮化镓生长层，设置于该硅基板的上表面，并被分割成多个小区块；以及绝缘层，设置于该硅基板的上表面，并填埋该多个小区块之间，该绝缘层对该硅基板施加与该氮化镓生长层对该硅基板施加的应力相反方向的应力。
[0008]在本申请的专利技术所涉及的半导体晶片的制造方法中，通过绝缘膜能够抑制硅基板的翘曲。
[0009]在本申请的专利技术所涉及的半导体晶片中，通过绝缘层能够抑制硅基板的翘曲。
附图说明
[0010]图1是实施方式1所涉及的半导体晶片的剖视图。
[0011]图2是表示在硅基板形成有热氧化膜的状态的俯视图。
[0012]图3是表示去除了热氧化膜的状态的俯视图。
[0013]图4是表示去除了热氧化膜的状态的剖视图。
[0014]图5是表示形成有绝缘膜的状态的剖视图。
[0015]图6是实施方式2所涉及的半导体晶片的剖视图。
[0016]图7是说明实施方式2所涉及的半导体晶片的制造方法的剖视图。
[0017]图8是表示使多个小区块的上表面露出的状态的剖视图。
[0018]图9是实施方式3所涉及的半导体晶片的剖视图。
[0019]图10是实施方式4所涉及的半导体晶片的剖视图。
具体实施方式
[0020]参照附图对本专利技术的实施方式所涉及的半导体晶片及其制造方法进行说明。有时对相同的或对应的构成要素标注相同的附图标记，省略重复说明。
[0021]实施方式1
[0022]图1是实施方式1所涉及的半导体晶片100的剖视图。半导体晶片100具备硅基板10。在硅基板10的上表面设置有氮化镓生长层12。氮化镓生长层12被分割成多个小区块13。多个小区块13相互分离。氮化镓生长层例如为包含In
1－x－y
Ga
x
Al
y
N层的多层膜。这里，0≤x≤1、0≤y≤1。
[0023]在硅基板10的上表面设置有绝缘膜14。绝缘膜14填埋多个小区块13之间。绝缘膜14的厚度例如为1μm以上，且为氮化镓生长层12的厚度以下。绝缘膜14例如为氮化硅膜。绝缘膜14从硅基板10的一端连接到另一端。
[0024]接下来，对半导体晶片100的制造方法进行说明。首先，在硅基板10的上表面形成热氧化膜16。图2是表示在硅基板10形成有热氧化膜16的状态的俯视图。在热氧化膜16通过光刻而形成格子状的图案。由此，形成格子状的氧化膜。硅基板10的上表面由热氧化膜16划分成多个区域11。
[0025]接下来，在硅基板10形成氮化镓生长层12。氮化镓生长层12例如通过有机金属气相生长法或分子束外延法形成。由此，在硅基板10中的未被热氧化膜16覆盖的部分形成氮化镓生长层12。即，在多个区域11分别生长多个小区块13。其中，氮化镓生长层12设为包含用于使氮化镓外延生长的缓冲层。
[0026]其后，去除热氧化膜16。在去除中例如使用氢氟酸。图3是表示去除了热氧化膜16的状态的俯视图。图4是表示去除了热氧化膜16的状态的剖视图。以上是在硅基板10的上表面形成被分割成多个小区块13的氮化镓生长层12的第一工序。
[0027]接下来，实施用绝缘膜14填埋多个小区块13之间的第二工序。图5是表示形成了绝缘膜14的状态的剖视图。绝缘膜14例如通过CVD(Chemical Vapor Deposition：化学气相沉积)法堆积于硅基板10之上。绝缘膜14形成为与硅基板10紧贴。
[0028]绝缘膜14对硅基板10施加与氮化镓生长层12对硅基板10施加的应力相反方向的应力。绝缘膜14由对硅基板10施加与氮化镓生长层12相反的应力的材料形成。绝缘膜14例如为氮化硅膜或氧化硅膜。优选为绝缘膜14由对硅基板10施加的应力大的材料形成。
[0029]通常，氮化硅膜根据成膜条件而能够产生数GPa左右的拉伸应力或压缩应力。虽然取决于制造装置，但在通过等离子体CVD形成的氮化硅膜中能够得到300MPa左右的膜应力，在通过热CVD形成的氮化硅膜中能够得到1GPa左右的膜应力。另外，绝缘膜14也可以通过ECR(Electron Cyclotron Resonance：电子回旋共振)溅射形成。在通过ECR溅射形成的氮化硅膜中，能够得到3GPa左右的膜应力。
[0030]例如也可以使用SiH4和NH3作为工艺气体，通过等离子体CVD形成绝缘膜14。在该情况下，通过使SiH4相对于NH3的比率在0.5～2之间变化，能够使膜应力变化至100MPa左右的拉伸应力～300MPa左右的压缩应力。因此，例如通过将SiH4相对于NH3的比率设定为0.5以
下，能够从绝缘膜14向硅基板10施加拉伸应力。另外，通过将SiH4相对于NH3的比率设定为2以上，能够从绝缘膜14向硅基板10施加拉伸应力。
[0031]接下来，如图1所示，直到氮化镓生长层12露出为止去除绝缘膜14。绝缘膜14的去除通过干式蚀刻等蚀刻来进行。此时，通过调整蚀刻时间，来调整绝缘膜14的厚度。通常，绝缘膜14越厚，施加到硅基板10的应力越大。因此，通过调整蚀刻时间，能够调整绝缘膜14对硅基板10施加的应力的大小。
[0032]另外，与绝缘膜14的厚度成比例地能够矫正的翘曲变大。绝缘膜14的厚度也可以由形成有氮化镓生长层12且形成绝缘膜14之前的状态的硅基板10的翘曲量决定。绝缘膜14的厚度也可以设定为在形成有绝缘膜14的状态下硅基板10变得平坦。
[0033]通常，缓和基板的翘曲所需的绝缘膜的膜厚，取决于氮化镓生长层间的区域的大小或绝缘膜的膜应力的大小。例如，若以1μm的厚度堆积膜应力为1GPa的本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体晶片的制造方法，其特征在于，所述半导体晶片的制造方法具备：第一工序，在硅基板的上表面形成被分割成多个小区块的氮化镓生长层；和第二工序，用绝缘膜填埋所述多个小区块之间，所述绝缘膜对所述硅基板施加与所述氮化镓生长层对所述硅基板施加的应力相反方向的应力。2.根据权利要求1所述的半导体晶片的制造方法，其特征在于，所述绝缘膜的厚度为1μm以上，且为所述氮化镓生长层的厚度以下。3.根据权利要求1或2所述的半导体晶片的制造方法，其特征在于，所述绝缘膜为氮化硅膜。4.根据权利要求3所述的半导体晶片的制造方法，其特征在于，所述氮化镓生长层对所述硅基板施加压缩应力，在所述第二工序中，作为工艺气体使用SiH4和NH3，将SiH4相对于NH3的比率设定为0.5以下，并通过等离子体CVD来形成所述绝缘膜。5.根据权利要求1～4中任一项所述的半导体晶片的制造方法，其特征在于，所述第二工序具备如下工序：用所述绝缘膜覆盖所述硅基板的上表面、和所述多个小区块的各侧面以及上表面，并在所述绝缘膜中的相互相邻的一对小区块之间的部分形成凹部的工序；以填埋所述凹部的方式，在所述绝缘膜之上设置抗蚀剂的工序；通过蚀刻去除所述抗蚀剂中的设置在比所述多个小区块的上表面靠上方的部分、和所述绝缘膜中的设置在比所述多个小区块的上表面靠上方的部分，而使所述多个小区块的上表面从所述绝缘膜露出的蚀刻工序；以及在所述蚀刻工序之后，去除所述抗蚀剂中的填埋所述凹部的部分的工序。6.根据权利要求1～5中任一项所述的半导体晶片的制造方法，其特征在于，所述第一工序具备如下工序：在所述硅基板的上表面形成热氧化膜，用所述热氧化膜将所述硅基板的上表面划分成多个区域的工序；和在所述多个区域使所述多个小区块分别生长的工序。7.根据权利要求6所述的半导体晶片的制造方法，其特征在于，在所述第一工序中，在使所述多个小区块生长之后去除所述热氧化膜。8.根据权利要求6所述的半导体晶片的制造方法，其特征在于，在所述第二工序中，在所述热氧化...

【专利技术属性】
技术研发人员：武富优绮，三木耕平，宫国晋一，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：