单晶硅堆叠形成及接合到互补金属氧化物半导体晶片制造技术

提供用于单晶硅堆叠形成及接合到互补金属氧化物半导体CMOS晶片以用于形成竖直三维3D存储器的系统、方法和设备。一种用于形成用于存储器单元的形成的竖直堆叠层的阵列的实例方法包含：提供硅衬底；将单晶硅锗层形成到所述衬底的表面上；外延地生长所述硅锗以形成较厚的硅锗层；将单晶硅层形成到所述硅锗的表面上；外延地生长所述硅锗以形成较厚的硅层；以及在重复叠加中，形成硅锗层和硅层以形成交替的硅层和硅锗层的竖直堆叠。替的硅层和硅锗层的竖直堆叠。替的硅层和硅锗层的竖直堆叠。

【技术实现步骤摘要】
单晶硅堆叠形成及接合到互补金属氧化物半导体晶片


[0001]本公开大体上涉及存储器装置，且更明确地说，涉及单晶硅堆叠形成及接合到互补 金属氧化物半导体(CMOS)晶片以用于形成竖直三维(3D)存储器。

技术介绍

[0002]存储器通常实施于例如计算机、蜂窝电话、手持式装置等的电子系统中。存在许多 不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可需要电力来维持其 数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存 储器(SRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未供电时 保持所存储数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、 氮化物只读存储器(NROM)、相变存储器(例如相变随机存取存储器)、电阻式存储器(例 如电阻式随机存取存储器)、交叉点存储器、铁电随机存取存储器(FeRAM)等。
[0003]随着设计规则缩减，更少的半导体空间可用于制造包含DRAM阵列的存储器。用 于DRAM的相应存储器单元可包含具有通过沟道区分隔开的第一和第二源极/漏极区的 存取装置(例如晶体管)。栅极可与沟道区相对且通过栅极介电质与沟道区分隔开。例如 字线的存取线电连接到DRAM单元的栅极。DRAM单元可包含通过存取装置耦合到数 字线的存储节点，例如电容器单元。存取装置可通过耦合到存取晶体管的存取线激活(例 如用以选择单元)。电容器可存储对应于相应单元的数据值(例如逻辑“1”或“0”)的电 荷。

技术实现思路

[0004]本公开的方面提供一种用于形成用于存储器单元的形成的竖直堆叠层的阵列的方 法，其中所述方法包括：提供硅衬底；将单晶硅锗层形成到衬底的表面上；外延地生长硅锗 以形成较厚的硅锗层；将单晶硅层形成到硅锗的表面上；外延地生长形成到硅锗的表面上 的硅以形成较厚的单晶硅层；以及在重复叠加中，形成硅锗层和硅层以形成交替的硅层 和硅锗层的竖直堆叠。
[0005]本公开的另一方面提供一种通过将材料堆叠接合到CMOS晶片而形成的装置，其中 所述装置包括：CMOS晶片；第一单晶硅锗层，其附接到CMOS晶片的表面；第一单晶硅 层，其定位在硅锗的表面上；以及在重复叠加中，硅锗层和硅层，其形成交替的硅层和硅锗 层的竖直堆叠。
[0006]本公开的另一方面提供一种用于形成竖直堆叠层的存储器单元阵列的方法，其中所述方 法包括：提供硅衬底；将单晶硅锗层形成到衬底的表面上；将单晶硅层形成到硅锗的表面上； 在重复叠加中，形成硅锗层和硅层以形成交替的硅层和硅锗层的竖直堆叠；以及将竖直堆叠 的表面接合到CMOS晶片。
附图说明
[0007]图1A为根据本公开的数个实施例的竖直三维(3D)存储器的示意性图示。
[0008]图1B为说明根据本公开的数个实施例的用于半导体装置的数字线和主体接触区的 一部分的透视图。
[0009]图2A为根据本公开的数个实施例的竖直三维(3D)存储器的示意性图示。
[0010]图2B为说明根据本公开的数个实施例的竖直三维(3D)存储器阵列中的三节点存取 装置的一部分的透视图。
[0011]图3为说明根据本公开的数个实施例的竖直三维(3D)存储器单元中的三节点存取装 置的一部分的透视图。
[0012]图4说明根据本公开的数个实施例的用于产生竖直三维(3D)存储器的单晶硅堆叠的 实例过程。
[0013]图5说明根据本公开的数个实施例的用于将单晶硅堆叠接合到CMOS晶片的实例 过程。
[0014]图6说明根据本公开的数个实施例的用于将单晶硅堆叠接合到CMOS晶片的另一 实例过程。
[0015]图7说明根据本公开的数个实施例的由接合到CMOS晶片的单晶硅堆叠形成的实 例图案化竖直存储器阵列。
[0016]图8为根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框 图。
具体实施方式
[0017]本公开的实施例描述用于形成单晶硅堆叠且接合到CMOS晶片的系统、设备和方 法。
[0018]在竖直堆叠的存储器阵列结构(例如晶体管结构)中，多晶硅(也称为多晶硅 (polysilicon))可能泄漏，从而允许电流泄漏穿过多晶结构，使得晶体管不太有效。单晶硅 不是很容易泄漏，然而，单晶硅无法在非晶形介电材料(例如氧化物或氮化物)上生长， 所述非晶形介电材料为形成晶体管的常见材料。另外，单晶硅的生长所需的温度对于 CMOS组件来说过高，在CMOS组件上可形成竖直堆叠的存储器阵列结构，由此在此类 实施方案中禁止单晶硅的使用。
[0019]然而，如本公开的实施例中所公开，有可能使用可在单晶硅形成所需的高温过程期 间用作衬底的晶体管的硅晶片。在此类实施例中，硅锗层可在硅衬底上生长。单晶硅可 接着在硅锗上生长。
[0020]这可例如通过提供薄单晶硅锗层作为晶种层，且接着加热所述层以通过外延生长使 单晶硅锗层厚度生长来实现。一旦形成所需层厚度，就可将硅层形成到硅锗层的表面中。 如同硅锗层，这可例如通过提供薄单晶硅层作为晶种层，且接着加热所述层以通过外延 生长将薄单晶硅层厚度生长成较厚单晶硅层来实现。
[0021]取决于硅锗浓度，如果硅为x量且锗为y量，且如果y小于x，那么硅/硅锗具有相 对于单晶硅的晶格的较小晶格失配。这允许硅在具有单晶结构的硅锗的顶部上生长。如 果单晶硅的薄层施加到硅锗的表面，那么整个硅层充当用于单晶硅层的生长的晶种。此 分层可以交替叠加(例如，SiGe/Si/SiGe/Si等)进行以产生呈竖直堆叠形式的超晶格结构， 如图4中所展示。
[0022]举例来说，可形成硅锗的晶种层，其厚度(高度)为100埃，且可生长到例如1000埃。 薄硅晶种层可形成在硅锗层的表面上，所述硅锗层为例如50埃，且可生长到例如300埃 的厚度。除非明确地叙述于特定权利要求中，否则这些厚度仅提供为实例且不应被视为 具有限制性。
[0023]此未图案化(在层内未图案化)的竖直堆叠可接着附接到CMOS晶片。因为在竖直堆 叠层中的任一个内尚不存在图案，所以CMOS晶片与竖直堆叠之间的对准可能不太精 确，例如，竖直堆叠与CMOS晶片之间的互连尚未在所述竖直堆叠中界定。本公开的晶 体管装置在I
‑
on、I
‑
off、可驱动性和/或泄漏电流方面具有更好的性能，因为不存在晶界， 且因此电流不会通过晶界泄漏，而晶界是多晶硅中经常发生泄漏的地方。在一些实施例 中，装置可具有例如三个数量级的较低I
‑
off(泄漏)。
[0024]本文中所描述的结构和过程的优点可包含用于存取装置的较低截止电流(Ioff)(相较 于硅基(Si基)存取装置(例如晶体管))，和/或用于存取装置的减小的栅极/漏极诱发泄漏(GIDL)。
[0025]本文中的图式遵循编号惯例，其中第一一或多个数字对应于图式的图号，且剩余数 字标识图中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成用于存储器单元的形成的竖直堆叠层的阵列的方法，其包括：提供硅衬底(437；537)；将单晶硅锗层(430；530；630)形成到所述衬底(437；537)的表面上；外延地生长所述硅锗以形成较厚的硅锗层；将单晶硅层(432；532；632)形成到所述硅锗(430；530；630)的表面上；外延地生长形成到所述硅锗的所述表面上的所述单晶硅以形成较厚的单晶硅层；以及在重复叠加中，形成硅锗层(430；530；630)和硅层(432；532；632)以形成交替的硅层和硅锗层的竖直堆叠。2.根据权利要求1所述的方法，其进一步包括：从交替的硅层和硅锗层的所述竖直堆叠移除所述硅衬底；其中交替的硅层和硅锗层的所述竖直堆叠具有两个具有暴露表面的硅锗层；以及将硬掩模材料(646)施加到交替的硅层和硅锗层的所述竖直堆叠的所述暴露表面中的一个。3.根据权利要求2所述的方法，其进一步包括：将接合材料施加到交替的硅层和硅锗层的所述竖直堆叠的另一暴露表面；以及将所述接合材料接合到CMOS晶片的表面。4.根据权利要求2所述的方法，其进一步包括：将接合材料施加到交替的硅层和硅锗层的所述竖直堆叠的另一暴露表面；以及将所述接合材料接合到互补金属氧化物半导体CMOS晶片的接合材料层的表面。5.根据权利要求1所述的方法，其进一步包括形成与互补金属氧化物半导体CMOS晶片分离的所述竖直堆叠且将所述竖直堆叠单独地接合到所述CMOS晶片。6.一种通过将材料堆叠接合到CMOS晶片而形成的装置，其包括：CMOS晶片(545；645)；第一单晶硅锗层(430；530；630)，其附接到所述CMOS晶片(545；645)的表面；第一单晶硅层(432；532；632)，其定位在所述硅锗的表面上；以及在重复叠加中，硅锗层和硅层，其形成交替的硅层(432；532；632)和硅锗层(430；5...

【专利技术属性】
技术研发人员：李时雨，金炳鈗，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：