控制电路和延时电路制造技术

本申请提供一种控制电路和延时电路。该控制电路包括：控制单元和反馈单元，反馈单元用于根据控制单元的电压和参考电压，输出反馈信号，其第一端与控制单元的第一端连接，其第二端为参考电压的输入端，其输出端与控制单元的第二端连接，控制单元，用于根据反馈信号，调节控制单元的第二端的电压，以使控制单元的电流随第一参数变化的变化值在第一范围内，第一参数包括控制电路的制造工艺、供电电压和工作温度中的至少一项，其第三端连接第一电源端，其第四端连接负电源端，或者，其第三端连接第二电源端，其第四端连接接地端。从而，控制单元的第二端可输出随供电电压、工作温度和制造工艺中的任一项变化而变化的电压。中的任一项变化而变化的电压。中的任一项变化而变化的电压。

【技术实现步骤摘要】
控制电路和延时电路


[0001]本申请涉及集成电路
，尤其涉及一种控制电路和延时电路。

技术介绍

[0002]目前，在半导体元件中常使用到延时电路，延时电路为能够使脉冲信号延迟一定时间的电路。延时电路应用在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中时，常常需要精确控制延时电路的延迟时间，延迟电路需要满足在电源电压、工作温度以及制造工艺等参数发生变化时，延迟时间的变化较小。
[0003]图1为一种输入信号和经过延时电路的输出信号的示意图，输入信号经过延时电路后，输出延时信号，如图1所示，输出信号为输入信号延迟时间T后的信号。图1所示的是输入信号的上升沿和下降沿均延迟时间T的情况，还有一种情况是只有输入信号的上升沿延迟时间T或只有输入信号的下降沿延迟时间T。
[0004]现有的延时电路中，延时时间T会随着电源电压、工作温度以及制造工艺的变化发生较大的变化(变大或变小)，会影响延时时间的精度。如何降低上述参数的变化对延时电路的延迟时间T的影响，使得延迟时间T的变化较小，是亟需解决的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种控制电路，其特征在于，控制电路包括：控制单元和反馈单元；反馈单元用于根据所述控制单元的电压和参考电压，输出反馈信号，其第一端与所述控制单元的第一端连接，其第二端为所述参考电压的输入端，其输出端与所述控制单元的第二端连接；所述控制单元，用于根据所述反馈信号，调节所述控制单元的第二端的电压，以使所述控制单元的电流随第一参数变化的变化值在第一范围内，所述第一参数包括所述控制电路的制造工艺、供电电压和工作温度中的至少一项，其第三端连接第一电源端，其第四端连接负电源端，或者，其第三端连接第二电源端，其第四端连接接地端。2.根据权利要求1所述的控制电路，其特征在于，所述控制单元的第四端连接第一电源端，所述控制单元的第五端连接负电源端时，所述控制单元包括反相器和恒流源；所述反相器的第一端连接所述第一电源端；所述恒流源的第一端与所述反相器的第二端连接，所述恒流源的第二端连接所述负电源端；所述反相器的输入端与所述反相器的输出端短接。3.根据权利要求2所述的控制电路，其特征在于，所述反相器包括第一晶体管和第二晶体管，所述第一晶体管的衬底端连接所述第一电源端，所述第二晶体管的衬底端连接所述反馈单元的输出端；所述第一晶体管的第一端接所述第一电源端，所述第一晶体管的第二端接所述第二晶体管的第一端，所述第一晶体管的控制端和所述第二晶体管的控制端连接，所述第二晶体管的第二端与所述恒流源的第一端连接；所述控制单元用于根据所述反馈信号，调节所述第二晶体管的衬底端的电压。4.根据权利要求1所述的控制电路，其特征在于，所述控制单元的第三端连接第二电源端，所述控制单元的第四端连接接地端时，所述控制单元包括反相器和恒流源；所述反相器的第一端连接所述接地端；所述恒流源的第一端与所述反相器的第二端连接，所述恒流源的第二端连接所述第二电源端；所述反相器的输入端与所述反相器的输出端短接。5.根据权利要求4所述的控制电路，其特征在于，所述反相器包括第一晶体管和第二晶体管，所述第一晶体管的衬底端连接所述反馈单元的输出端，所述第二晶体管的衬底端连接所述接地端；所述第一晶体管的第一端连接所述恒流源的第一端，所述第一晶体管的第二端连接所述第二晶体管的第一端，所述第一晶体管的控制端和所述第二晶体...

【专利技术属性】
技术研发人员：朱磊，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：