芯片原型验证方法、装置、系统及存储介质制造方法及图纸

本申请实施例公开了一种芯片原型验证方法、装置、系统及存储介质。该方法包括：将验证指令发送到预先适配到原型验证平台中的DDR控制器中，利用所述DDR控制器根据所述验证指令生成控制指令并发送给预先适配到原型验证平台中的数字DFI

【技术实现步骤摘要】
芯片原型验证方法、装置、系统及存储介质


[0001]本申请实施例涉及芯片验证
，尤其涉及一种芯片原型验证方法、装置、系统及存储介质。

技术介绍

[0002]随着芯片技术的发展，芯片的应用越来越广泛，为了迎合更多的需求，在芯片行业，会按照需求对芯片不断进行设计。为了保证芯片的设计质量，在芯片设计过程中，通常会对芯片原型进行验证。
[0003]目前，芯片中会利用DDR PHY实现DDR控制器和DDR颗粒之间的数据通信，对应的，在芯片原型验证时，也会用到PHY，一般，可以利用原型验证平台专用的DDR IP，替换芯片中的DDR控制器和DDR PHY，但是这种方式一方面不符合芯片原型验证中“尽可能尊重原设计”的原则，另一方面DDR IP运行在较高的速度(一般为200MHz)，远超出芯片其他逻辑在平台上的运行速度(一般为20MHz)，导致验证过程中运行速度不匹配，性能不均衡。
[0004]另外，还有使用外置DDR PHY芯片的方式，这种方式下，需要较大的成本来定制与待验证芯片中的PHY相匹配的芯片及硬件板卡，而且外置的PHY芯片具有大量的IO引脚，这就会占用验证平台上大量的IO引脚资源，可能会导致验证平台的IO引脚缺乏。

技术实现思路

[0005]本申请实施例提供一种芯片原型验证方法、装置、系统及存储介质，以避免运行速度不匹配，性能不均衡，高成本定制外置PHY芯片，IO引脚大量占用的问题。
[0006]第一方面，本申请实施例提供了一种芯片原型验证方法，应用于原型验证平台，所述原型验证平台上适配有待验证芯片中的DDR控制器和经过功能裁剪的数字DFI
‑
PHY模组，所述方法包括：
[0007]将验证指令发送到预先适配到原型验证平台中的DDR控制器中，利用所述DDR控制器根据所述验证指令生成控制指令并发送给预先适配到原型验证平台中的数字DFI
‑
PHY模组；
[0008]利用所述数字DFI
‑
PHY模组将所述控制指令由DFI协议转换为符合DDR协议的目标控制指令；
[0009]将所述目标控制指令发送给所述原型验证平台外接的DDR颗粒；
[0010]获取所述DDR颗粒执行所述目标控制指令后反馈的结果信息，并基于所述结果信息对所述待验证芯片进行验证。
[0011]第二方面，本申请实施例还提供了一种用于芯片原型验证的DDR PHY模组，所述DDR PHY模组包括：初始化电路、命令地址控制电路、写数据电路、读数据电路和IO控制电路；
[0012]所述初始化电路分别与所述命令地址控制电路、所述写数据电路、所述读数据电路和所述IO控制电路相连接，用于对所述命令地址控制电路、所述写数据电路、所述读数据
电路和IO控制电路进行参数配置；
[0013]所述命令地址控制电路、所述写数据电路、所述读数据电路均与所述IO控制电路相连接，用于通过所述IO控制该电路与DDR颗粒进行数据交互。
[0014]第三方面，本申请实施例还提供了一种芯片原型验证系统，所述系统部署在原型验证平台上，所述芯片原型验证系统包括：
[0015]一个或多个处理器；
[0016]适配到原型验证平台中形成的DDR控制器和数字DFI
‑
PHY模组，所述DDR控制器和所述数字DFI
‑
PHY模组与待验证芯片的功能相对应；
[0017]其中，所述处理器与所述DDR控制器相连接，用于按照验证逻辑向DDR控制器发送验证指令；
[0018]所述DDR控制器与所述数字DFI
‑
PHY模组相连接，用于根据所述验证指令生成控制指令，并发送给所述数字DFI
‑
PHY模组；
[0019]所述数字DFI
‑
PHY模组外接所述待验证芯片的DDR颗粒；
[0020]所述处理器用于执行如本申请任一实施例提供的芯片原型验证方法。
[0021]第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如本申请任一实施例提供的芯片原型验证方法。
[0022]本申请实施例的技术方案通过在原型验证平台中预先适配DDR控制器以及数字DFI
‑
PHY模组，在对待验证芯片进行验证的情况下，将验证指令发送到预先适配到FPGA中的DDR控制器中，利用所述DDR控制器根据所述验证指令生成控制指令并发送给预先适配到FPGA中的数字DFI
‑
PHY模组；利用所述数字DFI
‑
PHY模组将所述控制指令由DFI协议转换为符合DDR协议的目标控制指令；将所述目标控制指令发送给所述FPGA外接的DDR颗粒；获取所述DDR颗粒执行所述目标控制指令后反馈的结果信息，并基于所述结果信息对所述待验证芯片进行验证。基于此，本申请通过功能裁剪后的数字DFI
‑
PHY模组，实现了将其适配到原型验证平台中，该数字DFI
‑
PHY模组能够实现待验证芯片中的DDR PHY部分的DFI协议和DDR协议之间的转换功能，能够尽可能还原待验证芯片的设计，同时，由于将DDR PHY部分适配到FPGA中，形成数字DFI
‑
PHY模组，在进行验证时，无需使用外置PHY芯片，避免了外置PHY芯片占用FPGA的IO引脚，以及定制外置PHY芯片的高成本；也避免了使用原型验证平台专用的DDR IP，由于原型验证平台专用的DDR IP的运行速度相较于待验证芯片的其它逻辑要高，会出现DDR IP上的逻辑与待验证芯片的其它逻辑运行速度不匹配的情况，导致性能不均衡，而本申请以适配的方式，在FPGA中形成数字DFI
‑
PHY模组，避免出现运行过快的情况，避免了运行速度不匹配导致的性能不均衡问题。
附图说明
[0023]图1为本申请实施例一提供的芯片原型验证方法的流程示意图；
[0024]图2为本申请实施例二提供的一种芯片原型验证装置的结构示意图；
[0025]图3为本申请实施例三提供的一种芯片原型验证系统的结构示意图；
[0026]图4为本申请的实施例三提供的一种数字DFI
‑
PHY模组的架构示意图；
[0027]图5是本申请的实施例三提供的一种IO控制电路的结构示意图；
[0028]图6为本申请的实施例三提供的一种延时链的逻辑结构示意图。
具体实施方式
[0029]下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。
[0030]实施例一
[0031]图1为本申请实施例一提供的芯片原型验证方法的流程示意图，本实施例可适用于芯片原型验证的场景。该方法应用于原型验证平台，所述原型验证平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片原型验证方法，其特征在于，应用于原型验证平台，所述原型验证平台上适配有待验证芯片中的DDR控制器和经过功能裁剪的数字DFI
‑
PHY模组，所述方法包括：将验证指令发送到预先适配到所述原型验证平台中的DDR控制器中，利用所述DDR控制器根据所述验证指令生成控制指令并发送给预先适配到所述原型验证平台中的数字DFI
‑
PHY模组；利用所述数字DFI
‑
PHY模组将所述控制指令由DFI协议转换为符合DDR协议的目标控制指令；将所述目标控制指令发送给所述原型验证平台外接的DDR颗粒；获取所述DDR颗粒执行所述目标控制指令后反馈的结果信息，并基于所述结果信息对待验证芯片DDR控制器的功能进行验证。2.根据权利要求1所述的方法，其特征在于，所述控制指令为写数据指令，所述写数据指令包括待写入数据和待写入地址，所述数字DFI
‑
PHY模组包括命令地址控制电路和写数据电路；所述利用所述数字DFI
‑
PHY模组将所述控制指令由DFI协议转换为符合DDR协议的目标控制指令，包括：利用所述命令地址控制电路将所述待写入地址由DFI协议转换为符合DDR协议的目标待写入地址；利用所述写数据电路将所述待写入数据由DFI协议转换为符合DDR协议的目标待写入数据；将所述目标待写入地址和所述目标待写入数据确定为符合DDR协议的目标控制指令。3.根据权利要求2所述的方法，其特征在于，所述结果信息为写入数据完成或未写入数据；所述基于所述结果信息对所述待验证芯片进行验证，包括：若所述结果信息为所述写入数据完成，确定所述待验证芯片的写数据功能验证通过；若所述结果信息为所述未写入数据，确定所述待验证芯片的写数据功能验证未通过。4.根据权利要求1所述的方法，其特征在在于，所述控制指令为读数据指令，所述读数据指令包括待读取地址，所述数字DFI
‑
PHY模组包括命令地址控制电路；所述利用所述数字DFI
‑
PHY模组将所述控制指令由DFI协议转换为符合DDR协议的目标控制指令，包括：利用所述命令地址控制电路将所述待读取地址由DFI协议转换为符合DDR协议的目标待读取地址；将所述目标待读取地址确定为符合DDR协议的目标控制指令。5.根据权利要求4所述的方法，其特征在于，所述数字DF...

【专利技术属性】
技术研发人员：荣超群，张云伟，
申请(专利权)人：上海金卓科技有限公司，
类型：发明
国别省市：