System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种伪随机序列生成单元、生成系统和生成方法技术方案_技高网

一种伪随机序列生成单元、生成系统和生成方法技术方案

技术编号:40838047 阅读:4 留言:0更新日期:2024-04-01 15:03
本申请涉及一种伪随机序列生成单元、生成系统和生成方法,生成单元包括第一生成结构、第二生成结构和第一异或门,两个生成结构的结构相同;第一生成结构的输出和第二生成结构的输出通过第一异或门连接,第一异或门的输出作为系统的输出用于输出生成的伪随机序列;其中,第一生成结构用于根据第一通信协议和第一生成多项式生成第一伪随机序列,第二生成结构用于根据第二通协议和第二生成多项式生成第二伪随机序列;第一通信协议和第二通信协议可相同或不同,第一生成多项式和第二生成多项式可相同或不同。基于上述方案,在所需的伪序列需要改变时,不用重新设计硬件,仅通过重新配置逻辑值即可生成新的伪随机序列,从而节约了硬件资源。

【技术实现步骤摘要】

本申请涉及芯片设计,特别是指一种伪随机序列生成单元、生成系统和生成方法


技术介绍

1、伪随机序列是一种看起来像是随机生成的序列,但实际上是通过某种算法计算得到的确定序列。与真正的随机序列不同的是,伪随机序列是由一个确定的初始值(种子)和某个算法生成的,在相同的种子和算法下,伪随机序列总是能够重现相同的序列。

2、伪随机序列作为通信系统中常用的一种组成部分,主要应用在两个领域。其一是以cdma技术为核心的扩频通信应用中,将优选的伪序列作为扩频码。其中需要根据扩频系统的需求使用对应结构的伪随机序列作为扩频码,例如,gps卫星导航采用10阶的golden序列作为扩频码,而我国的北斗卫星导航采用11阶的golden序列作为扩频码。其二是通过伪随机序列对通信链路上传输的数据流进行加扰,防止出现连续高频的01序列,在有利于接收机接收数据流的同时,也对数据流进行了加密。因此,无论是各类卫星通信应用场景,还是各类通信物理层协议应用场景,都需要使用不同的伪随机序列

3、目前,通常是根据规定的物理层协议或者应用场景要求进行伪随机序列生成电路的设计,因此这种电路只能生成某一固定的伪随机序列,那么一旦出现新的伪随机序列需求,该生成电路将不再适用,需要重新设计新的生成电路,造成了大量硬件资源的浪费。


技术实现思路

1、鉴于现有技术的以上问题,本申请提供一种通用结构的伪随机序列生成单元、生成系统和生成方法,仅通过重新配置逻辑值即可生成不同的伪随机序列,从而节约了大量硬件资源。

2、为达到上述目的,本申请第一方面提供了一种伪随机序列生成单元,包括:第一生成结构、第二生成结构和第一异或门,其中,所述第一生成结构和所述第二生成结构采用相同的组件且具有相同的连接关系;所述第一生成结构的输出端和所述第二生成结构的输出端通过所述第一异或门连接,所述第一异或门的输出端作为所述系统的输出端用于输出所述生成单元生成的伪随机序列;其中,所述第一生成结构用于根据第一通信协议和第一生成多项式生成第一伪随机序列,所述第二生成结构用于根据第二通协议和第二生成多项式生成第二伪随机序列;所述第一通信协议和所述第二通信协议可为相同或不同,所述第一生成多项式和第二生成多项式可为相同或不同。

3、由上,通过第一生成结构来生成第一伪随机序列,通过第二生成结构来生成第二伪随机序列,并通过第一异或门对第一伪随机序列和第二伪随机序列进行模二和运算,从而生成最终的目标伪随机序列,基于本申请提供的生成单元,在需要新的伪随机序列时,仅需改变生成结构中寄存器的逻辑值即可,不需要重新设计硬件电路,从而节省了硬件资源。

4、作为第一方面的一种实现方式,所述第一生成结构包括如下组件:第一寄存器组,所述第一寄存器组包括状态寄存器、反馈逻辑寄存器、和输出逻辑寄存器;第一与门组,所述第一与门组包括多个第一与门,所述反馈逻辑寄存器输出端和所述状态逻辑寄存器输出端的同一逻辑位通过所述第一与门连接;第二与门组,所述第二与门组包括多个第二与门,所述输出逻辑寄存器输出端和所述状态逻辑寄存器输出端的同一逻辑位通过所述第二与门连接;第二异或门,所述多个第一与门的输出端与所述第二异或门的输入端连接,所述第二异或门的输出端连接至所述状态逻辑寄存器的最高逻辑位;第三异或门,所述多个第二与门的输出端与所述第三异或门的输入端连接,所述第三异或门的输出端作为所述第一生成结构的输出端用于输出所述第一伪随机序列。

5、由上,本申请的生成结构通过状态寄存器来配置初始逻辑值,通过反馈逻辑寄存器来配置反馈运算的逻辑值,通过输出逻辑寄存器来配置输出抽头,然后通过与门和异或门的配合来生成伪随机序列,因此在需要改变生成的伪随机序列时,仅需改变配置在三个寄存器中的逻辑值即可,不需要重新设计满足要求的硬件电路,从而节省了硬件资源。

6、作为第一方面的一种实现方式,所述状态寄存器、所述反馈逻辑寄存器和所述输出逻辑寄存器均为32位寄存器。

7、由上,目前市面上绝大多数的序列生成多项式都不高于32位,32位已经可以满足现有需求,因此本方面将寄存器设计为32位,在其他方式中,寄存器的逻辑位数是可以改变的。

8、作为第一方面的一种实现方式,所述生成单元用于生成基于线性反馈移位寄存器结构实现的伪序列。

9、由上,例如,本方面的生成单元可以生成m序列以及golden序列。

10、本申请的第二方面提供一种伪随机序列生成系统,包括:第一伪随机序列生成单元,用于生成对通信数据实部加扰的伪随机序列;第二伪随机序列生成单元,用于生成对通信数据虚部加扰的伪随机序列;其中,所述第一伪随机序列生成单元和所述第二伪随机序列生成单元为上述第一方面任一项所述的伪随机序列生成单元。

11、由上,通过第一伪随机序列生成单元可以生成对通信数据实部加扰的伪随机序列,通过第二伪随机序列可以生成对通信数据虚部加扰的伪随机序列,从而满足对任何通信数据的加扰需求,使本方案的适用范围更广。

12、本方面的有益效果可以参见上述第一方面各部分有益效果的描述。

13、本申请第三方面提供一种伪随机序列生成方法,所述方法基于上述第一方面任一项所述的生成单元或基于上述第二方面所述的生成系统实现,包括:配置第一生成结构和第二生成结构中各寄存器的逻辑值;基于所述第一生成结构和所述第一生成结构中各寄存器的逻辑值生成第一伪随机序列;基于所述第二生成结构和所述第二生成结构中各寄存器的逻辑值生成第二伪随机序列;通过第一异或门对所述第一伪随机序列和所述第二伪随机序列进行模二和运算,以获得目标伪随机序列。

14、由上,通过对第一生成结构和第二生成结构中各寄存器的逻辑值进行配置,使生成单元或生成系统正常进行相关运算从而生成目标伪随机序列,由于方案中配置的逻辑值是可以更改的,因此在所需的目标伪随机序列变化时,可以仅通过改变各个寄存器中逻辑值即可,不需要重新设计新的硬件电路,从而节约了硬件资源,提高了伪序列生成效率。

15、作为第三方面的一种实现方式,所述配置第一生成结构和第二生成结构中各寄存器的逻辑值,包括:根据第一通信协议配置所述第一生成结构中状态寄存器和输出逻辑寄存器的逻辑值,并根据第一生成多项式配置所述第一生成结构中反馈逻辑寄存器的逻辑值;根据第二通信协议配置所述第二生成结构中状态寄存器和输出逻辑寄存器的逻辑值,并根据第二生成多项式配置所述第二生成结构中反馈逻辑寄存器的逻辑值;其中,所述第一通信协议和所述第二通信协议可为相同或不同,所述第一生成多项式和第二生成多项式可为相同或不同。

16、作为第三方面的一种实现方式,所述配置第一生成结构和第二生成结构中各寄存器的逻辑值,包括:当所述各寄存器的逻辑位数大于目标逻辑位数时,按照各寄存器逻辑位的排布顺序从最高位开始依次向低位映射,并将多余的逻辑位置为0。

17、由上,提供了当寄存器的逻辑位数大于所需伪序列的逻辑位数时,对寄存器逻辑值的配置方法,从而提高了本方案的适用范本文档来自技高网...

【技术保护点】

1.一种伪随机序列生成单元,其特征在于,包括第一生成结构、第二生成结构和第一异或门,其中,所述第一生成结构和所述第二生成结构采用相同的组件且具有相同的连接关系;

2.根据权利要求1所述的生成单元,其特征在于,所述第一生成结构包括如下组件:

3.根据权利要求2所述的生成单元,其特征在于,所述状态寄存器、所述反馈逻辑寄存器和所述输出逻辑寄存器均为32位寄存器。

4.根据权利要求2所述的生成单元,其特征在于,所述生成单元用于生成基于线性反馈移位寄存器结构实现的伪序列。

5.一种伪随机序列生成系统,其特征在于,包括:

6.一种伪随机序列生成方法,所述方法基于权利要求1-4任一项所述的生成单元或基于权利要求5所述的生成系统实现,其特征在于,包括:

7.根据权利要求6所述的生成方法,其特征在于,所述配置第一生成结构和第二生成结构中各寄存器的逻辑值,包括:

8.根据权利要求6或7所述的生成方法,其特征在于,所述配置第一生成结构和第二生成结构中各寄存器的逻辑值,包括:

9.根据权利要求8所述的生成方法,其特征在于,所述目标逻辑位数根据所述第一生成多项式或所述第二生成多项式确定。

10.根据权利要求6所述的生成方法,其特征在于,还包括:

11.一种芯片,其特征在于,包括权利要求1-4任一项所述的伪随机序列生成单元,或者权利要求5所述的伪随机序列生成系统。

12.一种芯片,其特征在于,包括使用权利要求6-10任一项所述的伪随机序列生成方法来生成伪随机序列。

...

【技术特征摘要】

1.一种伪随机序列生成单元,其特征在于,包括第一生成结构、第二生成结构和第一异或门,其中,所述第一生成结构和所述第二生成结构采用相同的组件且具有相同的连接关系;

2.根据权利要求1所述的生成单元,其特征在于,所述第一生成结构包括如下组件:

3.根据权利要求2所述的生成单元,其特征在于,所述状态寄存器、所述反馈逻辑寄存器和所述输出逻辑寄存器均为32位寄存器。

4.根据权利要求2所述的生成单元,其特征在于,所述生成单元用于生成基于线性反馈移位寄存器结构实现的伪序列。

5.一种伪随机序列生成系统,其特征在于,包括:

6.一种伪随机序列生成方法,所述方法基于权利要求1-4任一项所述的生成单元或基于权利要求5所述的生成系统实现,其特征在...

【专利技术属性】
技术研发人员:许理达
申请(专利权)人:上海金卓科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1