半导体芯片及其预烧测试方法技术

本公开提供一种半导体芯片及其预烧测试方法。另本公开执行一种预测试，预测试在预烧测试之前的预测试阶段期间检查插口的每一电接触件与半导体芯片的对应引脚之间的电连接。每一个电接触件与每一个引脚之间的电连接通过多个信号通道来检查。即使在信号通道中的一个失效时，只要信号通道中的另一个通过预测试，就仍可执行预测试和预烧测试。另外，通过多个信号通道的预测试阶段还提供信息，以用于确定半导体芯片的失效是否由预烧板的插口之间的电连接或由半导体芯片自身所导致。的电连接或由半导体芯片自身所导致。的电连接或由半导体芯片自身所导致。

【技术实现步骤摘要】
半导体芯片及其预烧测试方法


[0001]本公开涉及一种存储器装置，且更具体地说，尤其涉及一种半导体芯片及其预烧测试方法。

技术介绍

[0002]为了识别有缺陷的芯片，对芯片执行预烧(burn
‑
in)程序。
[0003]在预烧测试中，每一芯片插入到测试夹具(或称为预烧板)的插口(socket)或槽位中以从测试控制器或计算机接收命令、数据、功率等。这些预烧测试通常设计成使(即，并行地)连接到同一电总线的多个芯片预烧，以节省时间和成本。在一些情况下，测试夹具的一或多个插口可能受到污染。举例来说，插口可能被颗粒、污物、灰尘等污染。替代地，归因于测试夹具的磨损，插口的接触件部分可能具有不良连接。在任何情况下，存储器芯片与预烧测试夹具之间的受污染的连接将提供不准确的测试结果。一个插口中的受污染的连接可影响连接到同一电总线的其余插口，所述其余插口连接到测试夹具的同一信号通道。此外，对受污染的或受损的插口进行故障排除是耗时的。使用预烧测试的当前配置，测试的结果可为不可靠的，且在测试夹具的故障排除上浪费了时间。

技术实现思路

[0004]在本公开中，半导体芯片配置成通过多个信号通道执行预测试或预烧测试。预测试配置成相对于预烧板的插口或执行预烧测试的预烧系统的控制器来检查半导体芯片的每一个引脚之间的电连接。
[0005]本专利技术的半导体芯片包含控制电路和耦合到控制电路的多个引脚。多个引脚配置成通过引脚的第一集合从第一信号通道接收第一信号，且通过引脚的第二集合从第二信号通道接收第二信号。控制电路接收且解码第一信号和第二信号，且基于第一信号和第二信号在预烧测试之前执行预测试，以获得引脚的第一集合中的每一个与第一信号通道之间的和引脚的第二集合中的每一个与第二信号通道之间的电连接的状态。
[0006]本专利技术的半导体芯片预烧系统包括预烧装置、多个半导体芯片以及控制器。预烧装置包含预烧板。预烧板包含多个插口，其中每一插口包含多个电接触件。多个半导体芯片中的每一个包含控制电路和耦合到控制电路的多个引脚，其中引脚中的每一个耦合到插口的电接触件中的一个。另外，控制器通过预烧板的插口耦合到多个半导体芯片，且配置成传输第一信号和第二信号以在预烧测试之前开始预测试。在预测试中，控制电路将引脚重新配置到作为第一信号通道的引脚的第一集合中以接收第一信号，且重新配置到作为第二信号通道的引脚的第二集合中以接收第二信号，且获得所述引脚中的第一集合中的每一个与插口的对应电接触件之间和引脚的第二集合中的每一个与插口的对应电接触件之间的电连接的状态。
[0007]本专利技术提供一种测试多个半导体芯片的方法。方法包含步骤：将多个引脚重新配置到作为第一信号通道的引脚的第一集合中以从控制器接收第一信号，且重新配置到作为
第二信号通道的引脚的第二集合中以从控制器接收第二信号。方法还包含步骤：基于分别通过第一通道和第二通道接收到的第一信号和第二信号，在预烧测试之前执行预测试以确定引脚的第一集合和第二集合中的每一个相对于控制器的电连接的状态。
附图说明
[0008]当结合附图阅读时从以下详细描述最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
[0009]图1是示出根据本公开的实施例中的半导体芯片预烧系统的框图；
[0010]图2是示出根据本公开的实施例中的预烧装置的预烧板的框图；
[0011]图3示出根据本公开的实施例中的预烧板上的芯片与插口之间的连接；
[0012]图4是示出根据本公开的实施例中的存储器芯片的框图；
[0013]图5是示出根据本公开的实施例中的半导体芯片预烧测试程序的流程图；
[0014]图6是示出根据本公开的实施例中的预测试的测试信号的时序图；
[0015]图7是示出根据本公开的实施例中的输入信号从控制器传输到存储器芯片的示意图；
[0016]图8是示出根据本公开的实施例的寄存器文件读取/写入控制单元的示意图。
具体实施方式
[0017]图1是示出根据本公开的实施例中的半导体芯片预烧系统1的框图。在图1中，半导体芯片预烧系统1包含控制器20和预烧装置10。控制器20和预烧装置10可通过电缆或以无线方式彼此通信地耦合。预烧装置10包含多个预烧板100。预烧板100中的每一个可包含配置成分别容纳且提供与多个半导体芯片120(可称为芯片或集成芯片(integrated chip；IC)的电连接的多个插口110。尽管图1示出控制器20和预烧装置10为两个不同的组件，但在其它实施例中，控制器20可包含于预烧装置10中。
[0018]控制器20可包含配置成指示预烧装置10对连接到预烧板101的插口110的芯片120执行预烧测试的一或多个处理器。控制器20也可包含对芯片120提供信号和功率以用于执行预烧测试的模拟和数字电路。
[0019]图2是示出根据本公开的实施例中的预烧装置10的预烧板100的框图。预烧板100可为印刷电路板(PCB)，所述印刷电路板包含：一或多个电连接器101；多个电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2；以及多个插口110(1,1)至插口110(n,m)，通过电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2耦合到电连接器101，其中n和m可以是大于零的任何数目。出于简洁的目的，除非具体指明，否则插口110和电总线103可称为多个插口110(1,1)至插口110(n,m)和多个电总线103(1)至电总线103(n)。电连接器101配置成安置在预烧装置10中且与控制器20双向通信。详细地说，控制器20可通过电连接器101和电总线103存取连接到插口110的芯片120。电连接器101可为金手指连接器(goldfinger connector)或任何合适的连接器，例如D子连接器、RS连接器等。在实施例中，电连接器101安置在预烧装置10中。举例来说，预烧装置10可包含配置成耦合到电连接器101的多个槽位或连接器(未示出)，以使得控制器20可
通过电连接器101存取安置在预烧板100上的芯片110。电总线103(1)_CH1至电总线103(n)_CH1、电总线103(1)_CH2至电总线103(n)_CH2中的每一个可为具有多个迹线(trace)的总线，且每一迹线连接到插口110的电接触件。
[0020]图3示出根据本公开的实施例中的预烧板100上的芯片120与插口110之间的连接。插口110包含多个电接触件111，且半导体芯片120包含多个引脚121(或接脚、垫等)。插口110的电接触件111中的每一个配置成耦合到半导体芯片120的引脚121中的一个以形成电连接。电接触件111的数目和引脚121的数目可包含任何数目，且可相同或不同。举例来说，在一些实施例中，电接触件111的数目可大于引本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片，包括：多个引脚,通过所述引脚的第一集合从第一信号通道接收第一信号，且通过所述引脚的第二集合从第二信号通道接收第二信号；以及控制电路，接收且解码所述第一信号和所述第二信号，基于所述第一信号和所述第二信号在预烧测试之前执行预测试，以获得所述引脚的所述第一集合中的每一个与所述第一信号通道之间的电连接状态和所述引脚的所述第二集合中的每一个与所述第二信号通道之间的电连接状态。2.根据权利要求1所述的半导体芯片，其中所述控制电路进一步配置成接收预烧测试信号，以用于在所述引脚的所述第一集合或所述第二集合中的一个通过所述预测试时执行所述预烧测试。3.根据权利要求1所述的半导体芯片，其中所述第一信号和所述第二信号各自包含用于指示所述控制电路进入所述预测试的入口代码，其中所述入口代码包含所述引脚的所述第一集合和所述第二集合中的个别引脚的信号切换。4.根据权利要求3所述的半导体芯片，其中个别引脚的所述信号切换分别按顺序次序切换所述引脚的所述第一集合和所述第二集合中的每一个。5.根据权利要求3所述的半导体芯片，其中个别引脚的所述信号切换分别按随机次序切换所述引脚的所述第一集合和所述第二集合中的每一个。6.一种半导体芯片预烧系统，包括：预烧装置，具有预烧板，其中所述预烧板包含多个插口，每一插口包含多个电接触件；多个半导体芯片，各自包含控制电路和耦合到所述控制电路的多个引脚，其中所述引脚中的每一个耦合到所述插口的所述电接触件中的一个；以及控制器，通过所述预烧板的所述插口耦合到所述多个半导体芯片，传输第一信号和第二信号以在预烧测试之前开始预测试，其中，在所述预测试中，所述控制电路将所述引脚重新配置到作为第一信号通道的所述引脚的第一集合中以接收所述第一信号，以及作为第二信号通道的所述引脚的第二集合中以接...

【专利技术属性】
技术研发人员：赖志强，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：