【技术实现步骤摘要】
SGT-MOSFET半导体器件的制备方法
[0001]本专利技术涉及功率半导体
，更具体地，涉及一种SGT-MOSFET半导体器件的制备方法。
技术介绍
[0002]SGT-MOSFET是一种新型的功率半导体器件，具有传统深沟槽MOSFET的低导通损耗的优点，同时具有更加低的开关损耗。SGT-MOSFET作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。
[0003]传统SGT-MOSFET的沟槽结构由两个多晶硅部分组成：上半部分是控制栅，下半部分是屏蔽栅，所述屏蔽栅位于所述控制栅下方，目前采用多晶硅间隔离氧化层(Inter Poly Oxide,IPO)实现所述屏蔽栅与所述控制栅之间的隔离，对于现有的SGT器件(尤其是高压SGT器件)而言，对于电耦合(Charge couple)结构，为了实现沟槽底部的电荷平衡(Charge balance)并降低SGT器件的单位面积的导通电阻，需要对沟槽的深度以及沟槽内的氧化层的厚度有着严格的要求。
【技术保护点】
【技术特征摘要】
1.一种SGT-MOSFET半导体器件的制备方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有深沟槽，所述深沟槽具有第一沟槽区以及第二沟槽区，所述第二沟槽区与所述第一沟槽区相连且位于所述第一沟槽区上方；在所述深沟槽的侧壁和底部形成第一介质层；在所述第一沟槽区的第一介质层上形成栅结构，所述栅结构填充所述第一沟槽区；在所述栅结构上形成的第一氧化层；在所述第二沟槽区的侧壁和底部形成多晶硅层，所述多晶硅层包括位于所述第二沟槽区侧壁的第一介质层表面的侧壁多晶硅层，以及位于所述第一氧化层表面的底面多晶硅层，所述底面多晶硅层的厚度厚于所述侧壁多晶硅层的厚度；氧化所述侧壁多晶硅层和所述底面多晶硅层，直至所述侧壁多晶硅层全部氧化成初始第二氧化层，所述底面多晶硅层部分氧化成所述初始第二氧化层；去除所述初始第二氧化层以及位于所述第二沟槽区的侧壁的第一介质层，直至暴露出所述第一氧化层上的剩余的底面多晶硅层；氧化所述剩余的底面多晶硅层，在所述第一氧化层上形成第二氧化层。2.如权利要求1所述的SGT-MOSFET半导体器件的制备方法，其特征在于，所述半导体衬底为硅衬底，所述第一介质层的材料为氧化硅，所述第一介质层的形成工艺包括热氧化法，所述第一介质层的厚度为1000埃～6000埃。3.如权利要求1所述的SGT-MOSFET半导体器件的制备方法，其特征在于，所述深沟槽的沟槽深度为1um～7um，所述深沟槽的开口尺寸为0.8um～2.5um。4.如权利要求1所...
【专利技术属性】
技术研发人员：楼颖颖，李铁生，
申请(专利权)人：龙腾半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。