一种多元器件的扇出型封装结构及其封装方法技术

本发明专利技术公开了一种多元器件的扇出型封装结构及封装方法，包括具有厚度差的至少两个元器件，将厚度较小的元器件进行第一级塑封，然后在各器件表面预先制作金属凸点，再采用面朝上方式将各元器件贴装到衬底上并进行第二级塑封，再制作与金属凸点电气连接的再布线层，既能兼容两种元器件的厚度差，又能有效克服元器件凸起引起的晶圆表面不平整而给后续光刻步骤和化学机械研磨工序带来的困难。步骤和化学机械研磨工序带来的困难。步骤和化学机械研磨工序带来的困难。

【技术实现步骤摘要】
一种多元器件的扇出型封装结构及其封装方法


[0001]本专利技术涉及半导体封装的
，尤其涉及一种集ASIC和电容扇出型封装结构及其封装方法。

技术介绍

[0002]规模庞大的移动设备市场作为低密度和高密度扇出型封装的主要增长驱动力，使得扇出型封装技术受到越来越多的关注。扇出型技术主要可以分作三种类型：芯片面朝下先贴片、芯片面朝上先贴片和芯片后贴。在典型的芯片面朝下先贴工艺流程中，晶圆厂首先在晶圆上加工芯片，然后将晶圆移至封装厂进行芯片切割。最后，通过高精密芯片贴装系统，将芯片正面朝下放置在临时载板的设定位置上，然后进行晶圆级塑封，制作塑封体。塑封后进行拆键合，使嵌入芯片的塑封体和临时载板分离。接下来是多层再布线层的构建，即溅射种子层、光刻、电镀、去胶、刻蚀种子层、钝化层制作等。芯片面朝上先贴则是先在芯片上制作金属凸点，通过高精密芯片贴装系统，将良品芯片正面朝上放置在临时载板的设定位置上，再进行晶圆级塑封。塑封体固化后，对塑封体表面进行研磨，目的是露出芯片上金属凸点。然后制备连接金属凸点的多层再布线层，主要工艺流程也是溅射种子层、光刻、电镀、去胶、刻蚀种子层、钝化层制作等。
[0003]对于基于专用集成电路芯片(ASIC)和配套的电容元器件的扇出集成，由于ASIC与陶瓷电容元件存在较大的厚度公差，面朝下贴装方式更适合技术要求。然而面朝下的芯片放置技术存在的挑战之一是将带来芯片凸起的问题，从而影响晶圆平整度。芯片凸起给光刻步骤和化学机械研磨工序带来了挑战。

技术实现思路

[0004]本专利技术的目的在于克服现有技术存在的不足，提供一种基于芯片面朝上贴片方式、集ASIC芯片及配套的电容元件高密度扇出型封装结构及其封装方法。
[0005]本领域技术人员习知，本专利技术所述的第一元器件、第二元器件的正面，是指元器件的具有用于外接线路的焊盘的表面。
[0006]为了实现以上目的，本专利技术的技术方案为：
[0007]一种多元器件的扇出型封装方法，至少包括第一元器件和第二元器件，所述第一元器件的厚度小于第二元器件，所述封装方法包括以下步骤：
[0008]1)将第一元器件封装于第一塑封层中并使正面露出，于正面上制作第一金属凸点，得到第一元器件封装单元；于第二元器件的正面上制作第二金属凸点；
[0009]2)提供一衬底，于衬底上贴附永久键合膜；
[0010]3)将第一元器件封装单元和带有第二金属凸点的第二元器件均正面朝上的贴装于永久键合膜上；
[0011]4)将第一元器件封装单元和带有第二金属凸点的第二元器件封装于第二塑封层中，对第二塑封层表面研磨减薄至露出第一金属凸点和第二金属凸点；
[0012]5)采用嵌入式铜线工艺在减薄面上制作再布线层。
[0013]可选的，步骤1)中，所述第一塑封层包覆所述第一元器件的背面和侧面，且于第一元器件背面一侧的厚度与所述第一元器件和第二元器件的厚度差相同。
[0014]可选的，步骤1)具体包括：
[0015]1.1)提供一临时载板，于载板上涂覆临时键合胶；
[0016]1.2)将若干所述第一元器件正面朝下的放置于涂覆了临时键合胶的临时载板的预设位置上；
[0017]1.3)对第一元器件进行圆片级塑封得到第一塑封层；
[0018]1.4)拆键合，使嵌入第一元器件的第一塑封层与临时载板分离；
[0019]1.5)于第一元器件的正面上制作所述第一金属凸点；
[0020]1.6)划片，得到单个的第一元器件封装单元。
[0021]可选的，所述第二元器件是芯片，步骤2)具体包括：
[0022]2.1)于第二元器件晶圆的正面上制作第二金属凸点；
[0023]2.2)划片，得到单个的带有第二金属凸点的第二元器件。
[0024]可选的，所述第一金属凸点和第二金属凸点采用电镀工艺制作。
[0025]可选的，步骤4)中，所述研磨减薄是采用机械研磨。
[0026]可选的，步骤6)中，所述嵌入式铜线工艺是在减薄面上形成介电层，蚀刻介电层进行图案化，然后填充金属，再利用化学机械抛光工艺进行表面平坦化并去除表面金属，得到多层再布线层。
[0027]一种多元器件的扇出型封装结构，包括衬底、设于衬底上的永久键合膜、设于永久键合膜上的多元器件塑封体以及设于多元器件塑封体上的再布线层；所述多元器件塑封体包括塑封材料和封装于塑封材料中的第一元器件、第二元器件，第一元器件和第二元器件具有不同的厚度；第一元器件和第二元器件的正面向上并位于相同的水平面，且分别设有第一金属凸点和第二金属凸点，第一元器件和第二元器件分别通过第一金属凸点和第二金属凸点与再布线层电气连接。
[0028]可选的，所述第一元器件的厚度小于所述第二元器件，所述第二元器件贴附于所述永久键合膜上，所述第一元器件与所述永久键合膜之间具有一定厚度的塑封材料。
[0029]可选的，所述第一元器件是电容，所述第二元器件是ASIC芯片。
[0030]本专利技术的有益效果为：
[0031]与芯片面朝下先贴片方案相比，解决了芯片凸起引起的晶圆表面不平整而给后续光刻步骤和化学机械研磨工序等带来的困难，并且可以兼容存在厚度公差较大的元器件，从而实现将两种异构元器件高密度三维封装结构的形成。
附图说明
[0032]图1为一实施例的电容封装单元的工艺流程图，图中显示各步骤得到的结构；
[0033]图2为一实施例的带有第二金属凸点的ASIC芯片的示意图；
[0034]图3至图6为图1和图2的电容封装单元与ASIC芯片的封装工艺流程图，图中显示各步骤得到的结构。
具体实施方式
[0035]以下结合附图和具体实施例对本专利技术做进一步解释。本专利技术的各附图仅为示意以更容易了解本专利技术，其具体比例可依照设计需求进行调整。
[0036]以下以存在较大厚度公差(厚度差约为50μm)的陶瓷电容元件和集成电路芯片(ASIC)分别作为第一元器件、第二元器件的扇出集成为例，参考图1至图3，以下说明一种集ASIC和电容的扇出型封装方法。
[0037]参考图1，首先制作电容封装单元100，具体步骤：参考图1a，在一带有贴片对位标记A的临时载板1上涂覆一层临时键合胶2；参考图1b，通过高精度贴片机吸取电容3，并将其正面朝下的放置于涂覆了临时键合胶2的临时载板1的设定位置上；参考图1c，进行圆片级塑封得到第一塑封层4，第一塑封层4包覆电容3的背面和侧面，且在背面上具有一定的厚度；参考图1d，塑封后进行拆键合，使嵌入电容3的第一塑封层4和临时载板1分离；参考图1e，于电容3的正面上制作第一金属凸点5(通常是铜柱凸点)，常规的，是对形成于电容3正面的绝缘层I1开口后制作与焊盘连接的金属柱，包括溅射种子层、光刻、电镀、去胶、刻蚀种子层等步骤；参考图1f，划片成单个带有第一金属凸点5的电容3，即得到电容封装单元100。对单个电容进行电测试，挑选出良品电容。
[0038]参考图2，对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多元器件的扇出型封装方法，其特征在于，至少包括第一元器件和第二元器件，所述第一元器件的厚度小于第二元器件，所述封装方法包括以下步骤：1)将第一元器件封装于第一塑封层中并使正面露出，于正面上制作第一金属凸点，得到第一元器件封装单元；于第二元器件的正面上制作第二金属凸点；2)提供一衬底，于衬底上贴附永久键合膜；3)将第一元器件封装单元和带有第二金属凸点的第二元器件均正面朝上的贴装于永久键合膜上；4)将第一元器件封装单元和带有第二金属凸点的第二元器件封装于第二塑封层中，对第二塑封层表面研磨减薄至露出第一金属凸点和第二金属凸点；5)采用嵌入式铜线工艺在减薄面上制作再布线层。2.根据权利要求1所述的封装方法，其特征在于：步骤1)中，所述第一塑封层包覆所述第一元器件的背面和侧面，且于第一元器件背面一侧的厚度与所述第一元器件和第二元器件的厚度差相同。3.根据权利要求1所述的封装方法，其特征在于，步骤1)具体包括：1.1)提供一临时载板，于载板上涂覆临时键合胶；1.2)将若干所述第一元器件正面朝下的放置于涂覆了临时键合胶的临时载板的预设位置上；1.3)对第一元器件进行圆片级塑封得到第一塑封层；1.4)拆键合，使嵌入第一元器件的第一塑封层与临时载板分离；1.5)于第一元器件的正面上制作所述第一金属凸点；1.6)划片，得到单个的第一元器件封装单元。4.根据权利要求1所述的封装方法，其特征在于，所述第二元器件是芯片，步骤2)具体包括：2.1)...

【专利技术属性】
技术研发人员：李杰欣，阮文彪，
申请(专利权)人：厦门云天半导体科技有限公司，
类型：发明
国别省市：