结合绝缘体上硅技术的前端集成电路制造技术

描述了一种基于SOI的技术平台，其提供完全集成的前端集成电路(FEIC)，该FEIC包含开关、低噪声放大器(LNA)和功率放大器(PA)。可以在该集成电路的厚膜区域中构建PA，产生部分耗尽的绝缘体上硅(PDSOI)PA，并且可以在该集成电路的薄膜区域中构建开关和LNA，产生完全耗尽的绝缘体上硅(FDSOI)开关和LNA。所得到的完全集成的FEIC包含带有FDSOI开关和LNA的PDSOI PA。可以在厚膜区域、薄膜区域或两者中构建无源组件。源组件。源组件。

【技术实现步骤摘要】
结合绝缘体上硅技术的前端集成电路
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月12日提交的，题为“FRONT END INTEGRATED CIRCUITS INCORPORATING DIFFERING SILICON
‑
ON
‑
INSULATOR TECHNOLOGIES”的美国临时申请第63/112,951号的优先权，该申请通过引用整体并入本文。


[0003]本公开一般涉及用于射频应用的前端集成电路。

技术介绍

[0004]前端模块(FEM)是与无线设备的无线前端电路中使用的各种功能组件集成在一起的内置模块。前端模块可以被配置为处理遵循各种无线协议的射频(RF)信号，诸如宽带蜂窝网络技术(例如3G、4G、5G、长期演进(LTE)等)。无线网络技术(例如，Wi
‑
Fi)，短程无线技术(例如，)和全球定位系统(GPS)技术。前端模块通常包含天线和数字基带系统之间的电路和电子元件，足以接收和发送射频信号。某些FEM可以包含将在天线处接收的调制信号处理成适合输入基带模数转换器(ADC)的信号所需的所有滤波器、低噪声放大器(LNA)和下变频混频器。FEM还可以包含功率放大器(PA)和发送器的其他电路，用于处理通过天线发送的信号。FEM可以是表面贴装技术(SMT)模块、多芯片模块(MCM)等。FEM可以包含PA块、LNA块、输入和输出匹配、MIPI标准数字控制块、滤波器、双路复用器、多路复用器、天线开关、频带选择开关等。前端集成电路(FEIC)是单个半导体裸片，其包含FEM的功能。

技术实现思路

[0005]根据许多实施方式，本公开涉及一种前端集成电路，其包含衬底；在该衬底顶部的绝缘层；以及在该绝缘层顶部的半导体层，该半导体层形成薄膜区域和厚膜区域，薄膜区域包含一个或多个完全耗尽的绝缘体上硅(FDSOI)低噪声放大器(LNA)器件和一个或多个FDSOI开关器件，厚膜区域包含一个或多个部分耗尽的绝缘体上硅(PDSOI)功率放大器(PA)器件。
[0006]在一些实施例中，绝缘层至少100纳米厚。在一些实施例中，薄膜区域中的半导体层至少5纳米厚，并且小于或等于50纳米厚。在一些进一步的实施例中，厚膜区域中的半导体层至少约50纳米厚，并且小于或等于180纳米厚。
[0007]在一些实施例中，绝缘层是掩埋氧化物层。在一些实施例中，薄膜区域中的半导体层是一个或多个FDSOI LNA器件的栅极长度的1/4。在一些实施例中，前端集成电路还包含在半导体层的薄膜区域中构建的一个或多个无源器件。在一些实施例中，前端集成电路还包含在半导体层的厚膜区域中构建的一个或多个无源器件。
[0008]在一些实施例中，使用局部减薄来形成半导体层的薄膜区域。在一些实施例中，使用选择性外延生长来形成半导体层的厚膜区域。
[0009]根据许多实施方式，本公开涉及一种用于制造前端集成电路的方法。该方法包含
在衬底顶部形成绝缘层。该方法还包含在绝缘层顶部形成半导体层。该方法还包含在半导体层中构建完全耗尽的绝缘体上硅(FDSOI)低噪声放大器(LNA)器件。该方法还包含在半导体层中构建FDSOI开关器件。该方法还包含增加半导体层的部分的厚度，以形成半导体层的厚膜区域。该方法还包含在半导体层的厚膜区域中构建部分耗尽的绝缘体上硅(PDSOI)功率放大器(PA)器件，使得FDSOI LNA器件和FDSOI开关器件在半导体层的薄膜区域中，且PDSOI PA器件在厚膜区域中。
[0010]在一些实施例中，绝缘层至少约100纳米厚。在一些实施例中，半导体层的薄膜区域至少约5纳米厚，并且小于或等于约50纳米厚。在一些进一步的实施例中，半导体层的厚膜区域至少约50纳米厚，并且小于或等于180纳米厚。
[0011]在一些实施例中，半导体层的薄膜区域是FDSOI LNA器件的栅极长度的1/4。在一些实施例中，该方法还包含在半导体层的薄膜区域中构建一个或多个无源器件。在一些实施例中，该方法还包含在半导体层的厚膜区域中构建一个或多个无源器件。在一些实施例中，增加厚度包括使用选择性外延生长。
[0012]根据许多实施方式，本公开涉及一种用于制造前端集成电路的方法。该方法包含在衬底顶部形成绝缘层。该方法还包含在绝缘层顶部形成半导体层。该方法还包含在半导体层中构建部分耗尽的绝缘体上硅(PDSOI)功率放大器(PA)器件。该方法还包含减小半导体层的部分的厚度，以形成半导体层的薄膜区域。该方法还包含在半导体层的薄膜区域中构建完全耗尽的绝缘体上硅(FDSOI)低噪声放大器(LNA)器件。该方法还包含在半导体层的薄膜区域中构建FDSOI开关器件，使得PDSOI PA器件在半导体层的厚膜区域中，且FDSOI LNA器件和FDSOI开关器件在半导体层的薄膜区域中。
[0013]在一些实施例中，绝缘层至少约100纳米厚。在一些实施例中，半导体层的薄膜区域至少约5纳米厚，并且小于或等于约50纳米厚。在一些进一步的实施例中，半导体层的厚膜区域至少约50纳米厚，并且小于或等于180纳米厚。
[0014]在一些实施例中，半导体层的薄膜区域是FDSOI LNA器件的栅极长度的1/4。在一些实施例中，该方法还包含在半导体层的薄膜区域中构建一个或多个无源器件。在一些实施例中，该方法还包含在半导体层的厚膜区域中构建一个或多个无源器件。在一些实施例中，减小厚度包括使用局部减薄。
[0015]根据许多实施方式，本公开涉及一种用于制造前端集成电路的方法。该方法包含在衬底顶部形成绝缘层。该方法还包含在绝缘层顶部形成具有第一厚度的半导体层。该方法还包含增加半导体层的一部分的厚度，以形成半导体层的厚膜区域，半导体层的具有第一厚度的另一部分是薄膜区域。该方法还包含在厚膜区域中构建高压模拟电路。该方法还包含在薄膜区域中构建低压模拟电路。
[0016]在一些实施例中，绝缘层至少约100纳米厚。在一些实施例中，半导体层的薄膜区域至少约5纳米厚，并且小于或等于约50纳米厚。在一些进一步的实施例中，半导体层的厚膜区域至少约50纳米厚，并且小于或等于180纳米厚。
[0017]在一些实施例中，高压模拟电路包含低压降调节器。在一些实施例中，高压模拟电路包含高压功率放大器。在一些实施例中，该方法还包含在薄膜区域中构建数字电路。
[0018]根据许多实施方式，本公开涉及一种用于制造前端集成电路的方法。该方法包含在衬底顶部形成绝缘层。该方法还包含在绝缘层顶部形成具有第一厚度的半导体层。该方
法还包含减小半导体层的部分的厚度，以形成半导体层的薄膜区域，半导体层具有第一厚度的另一部分是厚膜区域。该方法还包含在厚膜区域中构建RF器件。该方法还包含在薄膜区域中构建模拟或数字电路。
[0019]在一些实施例中，绝缘层至少约100纳米厚。在一些实施例中，半导体层的薄膜区域至少约5纳米厚，并且小于或等于约50纳米厚。在一些进一步的实施例中，半导体层的厚膜区域至少约50本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种前端集成电路，包括:衬底；所述衬底顶部的绝缘层；以及所述绝缘层顶部的半导体层，所述半导体层形成薄膜区域和厚膜区域，所述薄膜区域包含一个或多个完全耗尽的绝缘体上硅FDSOI低噪声放大器LNA器件和一个或多个FDSOI开关器件，所述厚膜区域包含一个或多个部分耗尽的绝缘体上硅PDSOI功率放大器PA器件。2.根据权利要求1所述的前端集成电路，其中，所述绝缘层至少100纳米厚。3.根据权利要求1所述的前端集成电路，其中，所述薄膜区域中的所述半导体层至少5纳米厚，并且小于或等于50纳米厚。4.根据权利要求3所述的前端集成电路，其中，所述厚膜区域中的所述半导体层至少约50纳米厚，并且小于或等于180纳米厚。5.根据权利要求1所述的前端集成电路，其中，所述绝缘层是掩埋氧化物层。6.根据权利要求1所述的前端集成电路，其中，所述薄膜区域中的所述半导体层是所述一个或多个FDSOI LNA器件的栅极长度的1/4。7.根据权利要求1所述的前端集成电路，还包括一个或多个内置在所述半导体层的所述薄膜区域中的无源器件。8.根据权利要求1所述的前端集成电路，还包括一个或多个内置在所述半导体层的所述厚膜区域中的无源器件。9.根据权利要求1所述的前端集成电路，其中，使用局部减薄来形成所述半导体层的所述薄膜区域。10.根据权利要求1所述的前端集成电路，其中，使用选择性外延生长来形成所述半导体层的所述厚膜区域。11.一种用于制造前端集成电路的方法，所述方法包括：在衬底顶部形成绝缘层；在所述绝缘层的顶部形成半导体层；在所述半导体层中构建完全耗尽的绝缘体上硅FDSOI低噪声放大器LNA器件；在所述半导体层中构建FDSOI开关器件；增加所述半导体层的部分的厚度，以形成所述半导体层的厚膜区域；以及在所述半导体层的所述厚膜区域中构建部分耗尽的绝缘体上硅PDSOI功率放大器PA器件，使得所述FDSOI LNA器件和所述FDSOI开关器件在所述半导体层的薄膜区域中，而所述PDSOI PA器件在所述厚膜区域中。12.根据权利要求11所述的方法，其中，所述绝缘层至少约100纳米厚。13.根据权利要求11所述的方法，其中，所述半导体层的所述薄膜区域至少约5纳米厚，并且小于或等于约50纳米厚。14.根据权利要求13所述的方法，其中，所述半导体层的所述厚膜区域至少约50纳米厚，并且小于或等于180纳米厚。15.根据权利要求11所述的方法，其中，所述半导体层的所述薄膜区域是所述FDSOI LNA器件的栅极长度的1/4。16.根据权利要求11所述的方法，还包括在所述半导体层的所述薄膜区域中构建一个
或多个无源器件。17.根据权利要求11所述的方法，还包括在所述半导体层的所述厚膜区域中构建一个或多个无源器件。18.根据权利要求11所述的方法，其中，增加所述厚度包括使用选择性外延生长。19.一种用于制造前端集成电路的方法，所述方法包括：在衬底顶部形成绝缘层；在所述绝缘层的顶部形成半导体层；在所述半导体层中构建部分耗尽的绝缘体上硅PDSOI功率放大器PA器件；减小所述半导体层的部分的厚度，以形成所述半导体层的薄膜区域；在所述半导体层的所述薄...

【专利技术属性】
技术研发人员：H王，GA布林，DS怀特菲尔德，
申请(专利权)人：天工方案公司，
类型：发明
国别省市：