制造半导体装置的方法制造方法及图纸

一种制造半导体装置的方法包括：在第一晶圆上形成第一接合层，并在第一接合层上形成蚀刻遮罩；使用蚀刻遮罩蚀刻第一接合层的边缘部，并暴露出第一晶圆的一部分；移除蚀刻遮罩；以及将第二晶圆固定于第一接合层。蚀刻遮罩并不只用于部分蚀刻第一接合层及第一晶圆，还用于保护接合层，使得接合层的表面能维持平滑。因此，在晶圆接合工艺中，接合层提供优异的接合效果，以便于将第二晶圆固定在第一晶圆上。以便于将第二晶圆固定在第一晶圆上。以便于将第二晶圆固定在第一晶圆上。

【技术实现步骤摘要】
制造半导体装置的方法


[0001]本专利技术涉及一种制造半导体装置的方法。

技术介绍

[0002]目前，三维集成电路(3D
‑
IC)在半导体封装中具有广泛的应用及发展，其中多个半导体晶片相互堆叠，例如堆叠式封装技术(PoP)和系统级封装(SiP)封装技术。三维集成电路组件的一些优点包括所占用的空间更小以及通过减少信号互连的长度来降低功耗，进而提高产量和降低制造成本。
[0003]随着半导体技术发展，晶片与晶圆的接合或晶圆与晶圆的接合技术被应用于三维集成电路组件。举例来说，在晶圆与晶圆的接合技术中，目前已经开发了许多方法来将两个晶圆接合在一起。
[0004]因此，如何提供一种有效地晶圆接合技术，以校准晶圆与晶圆之间的位置，已成为重要课题之一。

技术实现思路

[0005]有鉴于此，本专利技术提供一种制造半导体装置的方法，包括：在第一晶圆上形成第一接合层，并在第一接合层上形成蚀刻遮罩；使用蚀刻遮罩蚀刻第一接合层的边缘部，并暴露出第一晶圆的一部分；移除蚀刻遮罩；以及将第二晶圆固定于第一接合层。
[0006]在本专利技术的一个或多个实施方式中，制造半导体装置的方法进一步包括：在第一晶圆上形成集成电路结构，其中集成电路结构位于第一晶圆及第一接合层之间。
[0007]在本专利技术的一个或多个实施方式中，集成电路结构包括基板及穿过基板的介层窗。
[0008]在本专利技术的一个或多个实施方式中，介层窗接触第一接合层的第一导电特征。
[0009]在本专利技术的一个或多个实施方式中，介层窗的宽度小于导电特征的宽度。
[0010]在本专利技术的一个或多个实施方式中，第一接合层包括介电层及穿过介电层的第一导电特征。
[0011]在本专利技术的一个或多个实施方式中，形成蚀刻遮罩包括：在第一接合层上形成光阻层；以及执行边缘修整工艺，以移除光阻层的边缘部。
[0012]在本专利技术的一个或多个实施方式中，将第二晶圆固定于第一接合层包括：使第二晶圆上的第二接合层接触第一接合层；以及结合第一接合层及第二接合层。
[0013]在本专利技术的一个或多个实施方式中，第一接合层内的第一导电特征接触第二接合层内的第二导电特征。
[0014]在本专利技术的一个或多个实施方式中，第一导电特征的宽度等于第二导电特征的宽度。
[0015]综上所述，蚀刻遮罩并不只用于部分蚀刻第一接合层及第一晶圆，还用于保护接合层，因此接合层的表面能维持平滑。因此，在晶圆接合(wafer
‑
to
‑
wafer)工艺中，第一晶
圆及接合层能提供优异的接合效果。
[0016]以上所述仅用以阐述本专利技术所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本专利技术的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
[0017]为达成上述的优点和特征，将参考实施方式对上述简要描述的原理进行更具体的阐释，而具体实施方式被展现在附图中。这些附图仅例示性地描述本专利技术，因此不限制专利技术的范围。通过附图，将清楚解释本专利技术的原理，且附加的特征和细节将被完整描述，其中：
[0018]图1绘示为本专利技术一些实施方式中半导体装置的制造方法的流程图；以及
[0019]图2至图7绘示半导体装置的制造方法的各个步骤。
具体实施方式
[0020]以下将以附图揭露本专利技术的复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，在本专利技术部分实施方式中，这些实务上的细节是非必要的。除此之外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式绘示之。
[0021]请参考图1，图1绘示本专利技术一些实施方式中半导体装置的制造方法100。方法100起始于步骤110，其中步骤110包括在第一晶圆上形成第一接合层，并在第一接合层上形成蚀刻遮罩。接着，方法100进行至步骤130，其中步骤130包括使用蚀刻遮罩蚀刻第一接合层的边缘部，借此暴露出第一晶圆的一部分。接着，方法100进行至步骤150，其中步骤150包括移除蚀刻遮罩。方法100接续至步骤170，步骤170包括将第二晶圆固定于第一接合层。
[0022]图2至图7绘示本专利技术一些实施方式中半导体装置200的制造方法100的各个步骤截面图。图2至图4用以图形化地代表图1中的步骤110。请参考图2至图4，第一接合层230形成于第一晶圆210上，而蚀刻遮罩240形成于第一接合层上，因此第一接合层230设置于第一晶圆210及蚀刻遮罩240之间。具体而言，第一晶圆210可以为半导体基板，例如为经参杂(p型参杂或n型参杂)或未经参杂的块状半导体。在一些实施方式中，第一晶圆210为硅晶圆或其他适合的基板，例如是绝缘体上硅(semiconductor
‑
on
‑
insulator,SOI)基板、多层基板或梯度基板(gradient substrate)。第一晶圆210的半导体材料可包括硅(silicon)、锗(germanium)或化合物半导体，例如为碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)、合金半导体或其组合。多种电子组件(例如为晶体管、电容)可以被使用并产生设计于第一晶圆210的结构和功能要求。在一些实施方式中，根据设计需求，第一晶圆210不具有穿透基材介层窗(through semiconductor vias)。在另外一些实施方式中，介层窗则被形成于第一晶圆210中。
[0023]在本专利技术的一些实施方式中，第一接合层230可包括第一介电层231和多个第一导电特征233，第一导电特征233延伸穿过第一介电层231，其中第一介电层231包覆第一导电特征233。第一介电层231包括介电材料，例如为氧化硅(silicon oxide)，第一介电层231可以被旋转涂布(spin
‑
coating)、层压(laminating)或其他合适的沉积技术所制成，接着介电材料被图形化并形成第一介电层231，且第一介电层231具有多个开口(图未示)。举例而
言，可以使用光刻及蚀刻工艺或其他适合的工艺以图形化第一介电层231。接着，在第一介电层231的多个开口中形成导电材料并形成第一导电特征233，其中第一导电特征233可以是经由电镀、沉积工艺、化学气相沉积工艺(chemical vapor deposition，CVD)、等离子体加强型化学沉积工艺(plasma
‑
enhanced chemical vapor deposition，PECVD)、原子层沉积工艺(atomic layer deposition，ALD)或其他合适的沉积工艺，但本专利技术并不以此为限。
[0024]在本专利技术的一些实施方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体装置的方法，其特征在于，包括：在第一晶圆上形成第一接合层，并在第一接合层上形成蚀刻遮罩；使用该蚀刻遮罩蚀刻该第一接合层的边缘部，并暴露出该第一晶圆的一部分；移除该蚀刻遮罩；以及将第二晶圆固定于该第一接合层。2.根据权利要求1所述的方法，其特征在于，进一步包括：在该第一晶圆上形成集成电路结构，其中该集成电路结构位于该第一晶圆及该第一接合层之间。3.根据权利要求2所述的方法，其特征在于，该集成电路结构包括基板及穿过该基板的介层窗。4.根据权利要求3所述的方法，其特征在于，该介层窗接触该第一接合层的第一导电特征。5.根据权利要求4所述的方法，其特征在于，该介层窗的宽度小于该第一导电特征...

【专利技术属性】
技术研发人员：黄圣富，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：