半导体结构的形成方法技术

一种半导体结构的形成方法，包括：采用第一选择性化学气相沉积工艺，在所述第一开口内形成第一插塞材料层，在所述第二开口内形成第二插塞材料层，且所述第一插塞材料层的顶部表面高于所述第二插塞材料层的顶部表面；对所述第一插塞材料层和第二插塞材料层进行钝化处理；所述钝化处理之后，采用第二选择性化学气相沉积工艺，在所述第一开口内第一插塞材料层表面形成第三插塞材料层，使所述第三插塞材料层填充满所述第一开口，在所述第二开口内第二插塞材料层表面形成第四插塞材料层，使所述第四插塞材料层填充满所述第二开口，且形成所述第三插塞材料层的速率小于形成所述第四插塞材料层的速率。所述方法有利于提高形成的半导体结构的性能。体结构的性能。体结构的性能。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。随着元件的尺寸要求越来越小，相应形成的导电结构的尺寸越来越小。
[0003]所述导电结构的形成方法为：提供半导体衬底；在半导体衬底上形成第一介质层，所述第一介质层内具有第一开口；在所述第一开口内形成第一插塞；形成所述第一插塞之后，在所述第一插塞表面和第一介质层表面形成第二介质层；在所述第二介质层内形成第二开口；形成所述第二开口之后，在所述第二开口内形成第二插塞。所述第一插塞和第二插塞构成导电结构。为了降低尺寸日益减小的导电结构的电阻，采用电阻率较小的材料形成所述导电结构。
[0004]然而，现有技术形成的半导体器件的性能有待提高。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
>[0006]为解决本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底内具有相互分立的第一导电层和第二导电层；在所述基底上形成第一介质层，所述第一介质层内具有第一开口和第二开口，且所述第一开口暴露出所述第一导电层，所述第二开口暴露出所述第二导电层；采用第一选择性化学气相沉积工艺，在所述第一开口内形成第一插塞材料层，在所述第二开口内形成第二插塞材料层，且所述第一插塞材料层的顶部表面高于所述第二插塞材料层的顶部表面；对所述第一插塞材料层和第二插塞材料层进行钝化处理；所述钝化处理之后，采用第二选择性化学气相沉积工艺，在所述第一开口内第一插塞材料层表面形成第三插塞材料层，使所述第三插塞材料层填充满所述第一开口，在所述第二开口内第二插塞材料层表面形成第四插塞材料层，使所述第四插塞材料层填充满所述第二开口，且形成所述第三插塞材料层的速率小于形成所述第四插塞材料层的速率。2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述第一插塞材料层和第二插塞材料层之后，所述钝化处理之前，对所述第一开口和第二开口暴露出的第一介质层进行第一离子注入，使高于所述第一插塞材料层表面的第一开口的宽度减小，使高于所述第二插塞材料层的第二开口的宽度减小。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述钝化处理的方法包括：采用远程等离子体工艺，通入钝化气体；所述远程等离子体工艺的参数包括：所述钝化气体的入射方向与基底表面法线之间具有夹角，且所述夹角大于0度。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述钝化气体包括：含氮气体，所述含氮气体包括氮气、氨气、一氧化氮或者一氧化二氮。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一离子注入工艺的参数包括：注入第一离子，且所述第一离子的相对原子质量大于所述第一介质层中的一种元素的相对原子质量，注入能量范围为1千电子伏至100千电子伏，剂量范围为1E10原子每平方厘米至1E100原子每平方厘米，循环次数为1至1000。6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料含有硅元素和氧元素，所述第一离子的相对原子质量大于硅元素的相对原子质量。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一离子包括：锗离子或者锡离子。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一插塞材料层和第二插塞材料层的材料相同；所述第一插塞材料层和第二插塞材料层的材料包括：金属，所述金属包括铜、钨、铝、钛、氮化钛或者钽。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一选择性化学气相沉积工艺的参数包括：通入的气体包括WF6和H2，...

【专利技术属性】
技术研发人员：成国良，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：