一种用于集成电路的接触孔的蚀刻结构和方法技术

本发明专利技术涉及集成电路技术领域,公开了一种用于集成电路的接触孔的蚀刻结构和方法，本发明专利技术的蚀刻结构中的衬底的顶部从下往上依次设有第一介质层和第二介质层，第二介质层的侧向蚀刻率小于第一介质层的蚀刻率，在实际蚀刻时，由于第二介质层的蚀刻速率大于第一介质层的蚀刻速率，可以让第二介质层获得更好的抗蚀刻效益，进而可以有效地将侧向蚀刻的行为改善，避免接触孔在蚀刻时出现碗型轮廓的情况。避免接触孔在蚀刻时出现碗型轮廓的情况。避免接触孔在蚀刻时出现碗型轮廓的情况。

【技术实现步骤摘要】
一种用于集成电路的接触孔的蚀刻结构和方法


[0001]本专利技术涉及集成电路
，具体涉及一种用于集成电路的接触孔的蚀刻结构和方法。

技术介绍

[0002]在集成电路工艺中，接触孔主要用于CMOS器件和后段铜工艺线路的连接，接触孔的孔状是否良好对芯片的性能至关重要。目前，接触孔的制造工艺的难点在于要满足不同结构的性能，表现在接触电阻和相关的电性参数都要符合设计要求。另外接触孔的孔径和轮廓也要满足晶圆接受测试的相关要求。
[0003]在现有深孔及接触孔的制程工艺中，在不同的负载效应下，为了保证深孔或者接触孔的轮廓不会发生断开的情况，需要在蚀刻深孔或者接触孔时都要给予足够甚至超量的蚀刻量。然而过量的侧向蚀刻会造成接触孔的轮廓产生外扩的行为，即出现碗型轮廓，例如在图1和图2中，当分别在DRAM上制作与PMD触点连通的深通孔和在逻辑CMOS器件上制作与栅极连接的接触孔时，在BT&ME步骤中，必须要将Contact Hole Critical Dimension定义出来，此步骤行为偏向化学性蚀刻，需要F*蚀刻自由基来做为主要蚀本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于集成电路的接触孔的蚀刻结构，包括衬底，其特征在于，所述衬底的顶部从下往上依次设有第一介质层和第二介质层，所述第二介质层的蚀刻率小于第一介质层的蚀刻率。2.根据权利要求1所述的蚀刻结构，其特征在于，所述衬底与所述第一介质层之间从下往上依次设有氮化硅层和电介质层，所述第二介质层上从下往上依次设有抗反射层和光刻胶层。3.根据权利要求1所述的蚀刻结构，其特征在于，所述第二介质层上从下往上依次设有ODL层、SHB层和光刻胶层。4.一种用于集成电路的接触孔的蚀刻方法，其特征在于，包括以下步骤：S1：通过沉积工艺在衬底的顶部生长第一介质层；S2：通过沉积工艺在第一介质层上生长第二介质层，所述第二介质层的蚀刻率小于第一介质层的蚀刻率；S3：通过光刻工艺在第二介质层上定义出接触孔的位置；S4：通过蚀刻工艺蚀刻出所述接触孔。5.根据权利要求4所述的蚀刻方法，其特征在于，所述第一介质层和第二介质层的材料相同，所述第一介质层的沉淀速率大于第二介质层的沉淀速率。6.根据权利要求4所述的蚀刻方法，其特征在于，步骤S1中在生长第一介质层前先在衬底上从下往上依次生长氮化硅层和电介质层；步骤S2中在生长完第二介质层后，在第二介质层上从下往上依次制作抗反射层和光刻胶层。7.根据权利要求6所述的蚀刻方法，其特征在于，步骤S4包括以下步骤：S40：通过一次蚀刻工艺蚀刻抗反射层，将在光刻胶层上定义的所述接触孔的轮廓转移至抗反射层；S41：通过二次蚀刻工艺蚀刻第二介质层，将抗反射...

【专利技术属性】
技术研发人员：蔡弦助，叶甜春，朱纪军，李彬鸿，罗军，赵杰，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：