薄膜晶体管电路及薄膜晶体管电路的制造方法技术

本发明专利技术涉及薄膜晶体管电路及薄膜晶体管电路的制造方法。多晶硅层包括多晶硅薄膜晶体管的多晶硅部。第一导体层包括多晶硅薄膜晶体管的第一栅极电极部。第一绝缘体层包括位于第一栅极电极部和多晶硅部之间的第一绝缘体部。氧化物半导体层包括氧化物半导体薄膜晶体管的氧化物半导体部。第二导体层包括氧化物半导体薄膜晶体管的第二栅极电极部。第二绝缘体层包括位于第二栅极电极部与氧化物半导体部之间的第二绝缘体部。第二绝缘体层具有不小于8的相对介电常数。第二绝缘体层的整个区域被第二导体层覆盖。二导体层覆盖。二导体层覆盖。

【技术实现步骤摘要】
薄膜晶体管电路及薄膜晶体管电路的制造方法


[0001]本专利技术涉及一种薄膜晶体管电路及薄膜晶体管电路的制造方法。

技术介绍

[0002]将低温多晶硅薄膜晶体管(LTPS TFT)和氧化物半导体TFT并入到一个电路中的技术已经在实际应用中可用。例如，提出了包括低温多晶硅TFT和氧化物半导体TFT的像素电路。通过将具有高迁移率的低温多晶硅TFT和产生小的漏电流的氧化物半导体TFT并入到一个电路中实现了电路特性的改善和功耗的降低。
[0003]由于氧化物半导体TFT的迁移率低，因此为了提高氧化物半导体TFT的导通电流或降低氧化物半导体TFT的驱动电压，提出将高k绝缘体用于氧化物半导体TFT的栅极绝缘体。

技术实现思路

[0004]高k绝缘体膜的相对介电常数高于普通的基于硅的栅极绝缘膜的相对介电常数。因此，高k绝缘体膜能够提高TFT的导通电流，但可能导致较大的寄生电容。因此，需要一种改善氧化物半导体TFT的电流特性同时防止产生不期望的寄生电容的技术。
[0005]本专利技术的一方面是一种薄膜晶体管电路，包括：多晶硅层；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管电路，包括：多晶硅层；位于所述多晶硅层上方的第一导体层；位于所述第一导体层与所述多晶硅层之间的第一绝缘体层；氧化物半导体层；位于所述氧化物半导体层上方的第二导体层；以及位于所述第二导体层与所述氧化物半导体层之间的第二绝缘体层，其中，所述多晶硅层包括多晶硅薄膜晶体管的多晶硅部，其中，所述第一导体层包括所述多晶硅薄膜晶体管的第一栅极电极部，其中，所述第一绝缘体层包括位于所述第一栅极电极部与所述多晶硅部之间的第一绝缘体部，其中，所述氧化物半导体层包括氧化物半导体薄膜晶体管的氧化物半导体部，其中，所述第二导体层包括所述氧化物半导体薄膜晶体管的第二栅极电极部，其中，所述第二绝缘体层包括位于所述第二栅极电极部与所述氧化物半导体部之间的第二绝缘体部，其中，所述第二绝缘体层具有不小于8的相对介电常数，以及其中，所述第二绝缘体层的整个区域被所述第二导体层覆盖。2.根据权利要求1所述的薄膜晶体管电路，其中，所述第一绝缘体层的相对介电常数低于所述第二绝缘体层的相对介电常数。3.根据权利要求1所述的薄膜晶体管电路，其中，所述氧化物半导体部包括沟道区域以及夹着所述沟道区域的源极/漏极区域，以及其中，所述源极/漏极区域中的一个与所述第一栅极电极部连接。4.根据权利要求1所述的薄膜晶体管电路，其中，所述氧化物半导体部包括沟道区域和夹着所述沟道区域的源极/漏极区域，其中，所述多晶硅部包括沟道区域以及夹着该沟道区域的源极/漏极区域，以及其中，所述氧化物半导体部的所述源极/漏极区域中的一个与所述多晶硅部的所述源极/漏极区域中的一个连接。5.根据权利要求1所述的薄膜晶体管电路，其中，所述第二导体层包括电容元件的上电极部，以及其中，所述第二绝缘体层包括所述电容元件的绝缘体部。6.根据权利要求1所述的薄膜晶体管电...

【专利技术属性】
技术研发人员：竹知和重，
申请(专利权)人：武汉天马微电子有限公司，
类型：发明
国别省市：