【技术实现步骤摘要】
阵列基板及其制备方法、显示装置
[0001]本申请涉及电子
，具体涉及一种阵列基板及其制备方法、显示装置。
技术介绍
[0002]阵列基板内设有多个薄膜晶体管，在一些场景下需要薄膜晶体管的输出电流相对较大，在另一些场景下需要薄膜晶体管的输出电流相对较小，因此，如何调节薄膜晶体管的输出电流，以在不同的使用场景下达到最适合的输出电流，促进窄边框及提高显示装置的显示效果，成为需要解决的技术问题。
技术实现思路
[0003]本申请提供一种促进窄边框及提高显示效果的阵列基板及其制备方法、显示装置。
[0004]第一方面，本申请实施例提供了一种阵列基板，包括：
[0005]基板；
[0006]驱动电路，设于所述基板上，所述驱动电路包括至少一个第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层及第一栅极层，所述第一有源层与所述第一栅极层相对且绝缘设置，所述第一有源层与所述第一栅极层之间的间距为第一间距；及
[0007]像素电路，设于所述基板上，所述像素电路电连接所述驱动电路，所述像素电路...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：基板；驱动电路，设于所述基板上，所述驱动电路包括至少一个第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层及第一栅极层，所述第一有源层与所述第一栅极层相对且绝缘设置，所述第一有源层与所述第一栅极层之间的间距为第一间距；及像素电路，设于所述基板上，所述像素电路电连接所述驱动电路，所述像素电路包括至少一个第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层及第二栅极层，所述第二有源层与所述第二栅极层相对且绝缘设置，所述第二有源层与所述第二栅极层之间的间距为第二间距，所述第二间距大于所述第一间距。2.如权利要求1所述的阵列基板，其特征在于，所述第一间距为10～100nm，所述第二间距为100～500nm。3.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第三栅极层，所述第三栅极层位于所述第一有源层背离所述第一栅极层的一侧，所述第三栅极层电连接所述第一栅极层，所述第三栅极层与所述第一有源层相对且绝缘设置，所述第三栅极层与所述第一有源层之间具有第三间距。4.如权利要求3所述的阵列基板，其特征在于，所述第二薄膜晶体管还包括第四栅极层，所述第四栅极层位于所述第二有源层背离所述第二栅极层的一侧，所述第四栅极层电连接所述第二栅极层，所述第四栅极层与所述第二有源层相对且绝缘设置，所述第四栅极层与所述第二有源层之间具有第四间距，所述第四间距大于或等于所述第三间距。5.如权利要求4所述的阵列基板，其特征在于，所述第三间距为10～100nm，所述第四间距为100～500nm。6.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层、阻挡层、第一栅极绝缘层、第二栅极绝缘层、层间电介质层、第一电极、第二电极、第三电极及第四电极，所述缓冲层设于所述基板，所述第三栅极层和所述第四栅极层间隔设于所述缓冲层上，所述阻挡层覆盖所述缓冲层、所述第三栅极层及所述第四栅极层，所述第一有源层和所述第二有源层间隔设于所述阻挡层上，所述第一栅极绝缘层设于所述第一有源层上，所述第二栅极绝缘层设于所述第二有源层上，所述第一栅极层设于所述第一栅极绝缘层上，所述第二栅极层设于所述第二栅极绝缘层上，所述层间电介质层覆盖所述阻挡层、所述第一有源层、所述第二有源层、所述第一栅极绝缘层、所述第二栅极绝缘层、所述第一栅极层及所述第二栅极层，所述第一电极、所述第二电极、所述第三电极及所述第四电极皆设于所述层间电介质层上，所述第一电极和所述第二电极分别从所述第一栅极层的相对两侧电连接所述第一有源层，所述第三电极和所述第四电极分别从所述第二栅极层的相对两侧电连接所述第二有源层。7.如权利要求6所述的阵列基板，其特征在于，所述阻挡层包括第一阻挡层和第二阻挡层，所述第一阻挡层设于所述第四栅极层上，且覆盖所述第四栅极层，所述第一阻挡层与所述第三栅极层之间间隔设置，所述第二阻挡层设于所述第一阻挡层背离所述缓冲层的一侧，所述第二阻挡层覆盖所述缓冲层、所述第三栅极层及所述第一阻挡层。8.如权利要求6或7所述的阵列基板，其特征在于，所述第二栅极绝缘层包括第一绝缘分层和第二绝缘分层，所述第一绝缘分...
【专利技术属性】
技术研发人员：晏国文，
申请(专利权)人：深圳市柔宇科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。