一种改善体二极管特性的超结器件制造技术

一种改善体二极管特性的超结器件，由下至上具有：金属化漏极、重掺杂第一导电类型半导体衬底、第一导电类型半导体缓冲层及低掺杂第一导电类型半导体缓冲层，第一导电类型半导体外延层和第二导电类型半导体柱构成超结结构，第二导电类型半导体柱向下延伸至低掺杂第一导电类型半导体缓冲层之中且被高掺杂第一导电类型半导体阻挡层所包围，高掺杂第一导电类型半导体阻挡层也位于低掺杂第一导电类型半导体缓冲层之中。本发明专利技术在超结柱的底部引入双缓冲层结构和阻挡层结构，有效减慢对漂移区底部的非平衡载流子抽取速度，从而减小器件反向恢复过程中的电流变化率，缓解反向电流的突变，增大了体二极管反向恢复的软度因子，改善器件的EMI特性。器件的EMI特性。器件的EMI特性。

【技术实现步骤摘要】
一种改善体二极管特性的超结器件


[0001]本专利技术涉及功率半导体器件
，涉及超结DMOS器件，为一种改善体二极管特性的超结器件。

技术介绍

[0002]功率DMOS由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，广泛地应用于开关电源、汽车电子、马达驱动等各种领域。超结（Super
‑
junction）DMOS器件是近年来出现的一种重要的功率器件，它的基本原理是电荷平衡原理，通过在普通功率DMOS的漂移区中引入彼此间隔的P柱和N柱的超结结构，大大改善了普通DMOS的导通电阻与击穿电压之间的折中关系，因而在功率系统中获得了广泛的应用。
[0003]超结DMOS存在一个体二极管，可起到反向并联续流二极管的作用，因此体二极管特性对于功率超结器件在桥式电路等应用中至关重要。在这个体二极管处于导通状态时，大量过剩载流子贮存在N柱区中，使超结DMOS具有很多的反向恢复电荷；体二极管处于反向恢复状态时，由于PN 结的面积大了许多，对非平衡载流子的抽取加快，这就造成了超结DMOS的体二极管反向恢复硬度很高，易产生较大的电压和电流过冲，带来较大的电磁干扰(EMI)噪声，甚至会发生器件损伤。

技术实现思路

[0004]本专利技术针对上述问题，提供一种改善体二极管特性的超结器件，通过引入缓冲层和空穴阻挡层，改善了体二极管的反向恢复特性，提高了器件的可靠性。
[0005]本专利技术所采用的技术方案：一种改善体二极管特性的超结器件，器件由下至上具有：金属化漏极、重掺杂第一导电类型半导体衬底、第一导电类型半导体缓冲层及低掺杂第一导电类型半导体缓冲层，所述低掺杂第一导电类型半导体缓冲层之上具有第一导电类型半导体外延层，第一导电类型半导体外延层中具有第二导电类型半导体柱，第一导电类型半导体外延层和第二导电类型半导体柱构成超结结构，所述第二导电类型半导体柱向下延伸至低掺杂第一导电类型半导体缓冲层之中，且第二导电类型半导体柱的底面和下部侧面被高掺杂第一导电类型半导体阻挡层所包围，所述高掺杂第一导电类型半导体阻挡层也位于低掺杂第一导电类型半导体缓冲层之中，其中所述重掺杂、高掺杂及低掺杂指掺杂浓度，重掺杂浓度＞高掺杂浓度＞第一导电类型半导体外延层的掺杂浓度＞低掺杂浓度，所述第一导电类型半导体缓冲层的掺杂浓度高于低掺杂第一导电类型半导体缓冲层的掺杂浓度且低于第一导电类型半导体外延层的掺杂浓度，第一导电类型半导体外延层和低掺杂第一导电类型半导体缓冲层的杂质总量相比第二导电类型半导体柱的杂质总量，偏差在正负5%以内。
[0006]进一步的，第一导电类型半导体外延层的掺杂浓度在1e15cm
‑3到5e15cm
‑3的范围内，重掺杂浓度在1e19cm
‑3以上，高掺杂浓度高于第一导电类型半导体外延层的掺杂浓度1
到2个数量级。
[0007]进一步的，所述第二导电类型半导体柱的顶部具有第二导电类型半导体体区；第二导电类型半导体体区内部的上方具有重掺杂第二导电类型半导体接触区和重掺杂第一导电类型半导体源区，重掺杂第二导电类型半导体接触区和重掺杂第一导电类型半导体源区侧面直接接触，第一导电类型半导体外延层内部的上方还具有第一导电类型半导体JFET区，第一导电类型半导体JFET区位于第二导电类型半导体体区的两侧；所述重掺杂第一导电类型半导体源区与相邻的第一导电类型半导体JFET区之间的第二导电类型半导体体区为沟道区；第一导电类型半导体JFET区和部分第一导电类型半导体源区以及沟道区上方为栅氧化层；多晶硅栅覆盖在所述栅氧化层之上；金属化源极直接与重掺杂第二导电类型半导体接触区和部分重掺杂第一导电类型半导体源区相接触，介质层覆盖在所述多晶硅栅的上表面与侧面，实现多晶硅栅与金属化源极的电气隔离。
[0008]本专利技术的有益效果为：本专利技术提出一种超结功率DMOS器件，在超结柱的底部引入双缓冲层结构，缓冲层在反向恢复过程中不会被反向偏压迅速耗尽，存储了一定量的电荷，因此反向恢复过程中，缓冲层内的存储电荷不会被快速抽取。此外，引入阻挡层可以有效减慢对超结柱区底部的空穴抽取速度，从而减小器件的反向电流变化率，缓解反向电流的突变，增大了体二极管反向恢复的软度因子，改善器件的EMI特性。
附图说明
[0009]图1是本专利技术提出的改善体二极管特性超结器件的结构示意图； 其中，1为金属化漏极，2为重掺杂第一导电类型半导体衬底，3为第一导电类型半导体缓冲层，4为低掺杂第一导电类型半导体缓冲层，5为高掺杂第一导电类型半导体阻挡层，6为第一导电类型半导体外延层，7为第二导电类型半导体柱，8为第二导电类型半导体体区，9为重掺杂第二导电类型半导体接触区，10为重掺杂第一导电类型半导体源区，11为第一导电类型半导体JFET区，12为栅氧化层，13为多晶硅栅，14为介质层，15为金属化源极。
[0010]图2是实施例1中的超结器件的结构示意图。
[0011]图3（a）是常规超结结构在体二极管反向恢复过程中的漂移区电场分布随漏源电压的变化。
[0012]图3（b）是本专利技术提出的超结结构在体二极管反向恢复过程中的漂移区电场分布随漏源电压的变化。
具体实施方式
[0013]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0014]实施例一一种改善体二极管特性的N型超结DMOS器件，以第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，如图2所示，器件由下至上具有：金属化漏极1、位于金属化漏极1之上的重掺杂N型衬底2、位于N+衬底2之上的N型第二缓冲层3、位于N型第二缓
冲层3之上的N型第一缓冲层4；所述N型第一缓冲层4的顶部具有N型半导体外延层6；所述N型半导体外延层6中具有P型半导体柱7；所述P型半导体柱7的顶部具有P型半导体体区8；所述P型半导体体区8内部的上方具有重掺杂P+半导体接触区9和重掺杂N+半导体源区10，所述重掺杂P+半导体接触区9和重掺杂N+半导体源区10侧面直接接触。所述N型半导体外延层6内部的上方还具有N型半导体JFET区11，所述N型半导体JFET区11位于P型体区8的两侧。所述重掺杂N+半导体源区10与相邻的N型半导体JFET区11之间的P型半导体体区8为沟道区；所述N型半导体JFET区11和部分重掺杂N+半导体源区10以及沟道区上方为栅氧化层12；多晶硅栅13覆盖在所述栅氧化层12之上。所述金属化源极15直接与所述重掺杂P型半导体接触区9和部分重掺杂N型半导体源区10相接触。介质层14覆盖在所述多晶硅栅13的上表面与侧面，实现多晶硅栅13与金属化源极15的电气隔离。其中，所述P型半导体柱7向下延伸至N型半导体第一缓冲层4之中，且所述P型半导体柱7的底部和下侧面被高掺杂N型半导体阻挡层5本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善体二极管特性的超结器件，其特征在于：器件由下至上具有：金属化漏极(1)、重掺杂第一导电类型半导体衬底(2)、第一导电类型半导体缓冲层(3)及低掺杂第一导电类型半导体缓冲层(4)，所述低掺杂第一导电类型半导体缓冲层(4)上具有第一导电类型半导体外延层(6)，第一导电类型半导体外延层(6)中具有第二导电类型半导体柱(7)，第一导电类型半导体外延层(6)和第二导电类型半导体柱(7)构成超结结构，所述第二导电类型半导体柱(7)向下延伸至低掺杂第一导电类型半导体缓冲层(4)之中，且第二导电类型半导体柱(7)的底面和下部侧面被高掺杂第一导电类型半导体阻挡层(5)所包围，所述高掺杂第一导电类型半导体阻挡层(5)也位于低掺杂第一导电类型半导体缓冲层(4)之中，其中所述重掺杂、高掺杂及低掺杂指掺杂浓度，重掺杂浓度＞高掺杂浓度＞第一导电类型半导体外延层(6)的掺杂浓度＞低掺杂浓度，所述第一导电类型半导体缓冲层(3)的掺杂浓度高于低掺杂第一导电类型半导体缓冲层(4)的掺杂浓度且低于第一导电类型半导体外延层(6)的掺杂浓度，第一导电类型半导体外延层(6)和低掺杂第一导电类型半导体缓冲层(4)的杂质总量相比第二导电类型半导体柱(7)的杂质总量，偏差在正负5%以内。2.根据权利要求1所述的一种改善体二极管特性的超结器件，其特征在于：第一导电类型半导体外延层(6)的掺杂浓度在1e15cm
‑3到5e15cm
‑3，重掺杂浓度在1e19cm
‑3以上，高掺杂浓度高于第一导电类型半导体外延层(6)的掺杂浓度1到2个数量级。...

【专利技术属性】
技术研发人员：杨国江，于世珩，
申请(专利权)人：江苏长晶浦联功率半导体有限公司，
类型：发明
国别省市：