一种数字前端多功能处理模块的集成实现方法技术

本发明专利技术公开了一种数字前端多功能处理模块的集成实现方法，通过对相位累加和相位到幅值转换模块控制参数的提取和集成控制，实现将数字波形/本振产生、数字上/下变频处理、数字信号移相处理模块进行集成实现，有效解决传统系统中数字多功能处理模块在不同分系统中分布式、重复实施，而导致资源消耗增加的问题，可为数字TR组件的小型化集成设计和实现提供有效的技术手段。效的技术手段。效的技术手段。

【技术实现步骤摘要】
一种数字前端多功能处理模块的集成实现方法


[0001]本专利技术属于数字信号处理领域，可用于实现数字收发处理。

技术介绍

[0002]随着数字信号处理技术和超大规模集成电路工艺水平的不断进步，越来越多功能模块的实现从模拟器件向数字方式转变，在相控阵系统中，数字波形/本振产生、数字上/下变频处理和数字移相处理模块就是典型的数字处理模块。上行发射时涉及数字波形产生、数字本振产生、数字上变频、数字发射移相处理，下行接收时涉及数字本振产生、数字下变频和数字接收移相处理。在传统相控阵系统中，数字上/下变频、数字本振产生、发射移相处理一般在数字T/R组件中实现，接收移相处理一般在预处理分系统中实现，数字波形产生一般在波控分系统中产生，这种多模块、分布式实施方式造成了硬件实现资源的浪费，限制了相控阵列数字前端组件的小型化实现。

技术实现思路

[0003]为解决传统系统中多功能处理模块的重复实施而导致硬件资源消耗增加的问题，本专利技术提出了一种数字前端多功能处理模块的集成实现方法，包括相位累加模块和相位到幅值转换模块，基于先相位运算再相位到幅值转换的实现方式对数字波形/本振产生、数字上/下变频处理、数字信号移相处理模块进行控制参数提取和集成。
[0004]为了实现上述技术目的，本专利技术的技术路线为使用一个相位累加模块和相位到幅值转换模块，并通过控制参数的集成实现多功能的集成。
[0005]具体技术方案为：
[0006]步骤(1)：将功能处理模块的实现结构划分为相位累加模块和相位到幅值转换模块两部分，并提取两部分的控制参数；所述相位累加模块的控制参数包括二级相位累加参数RW、一级相位累加参数FW、初相叠加参数PW；所述相位到幅值转换模块的控制参数包括幅值参数AW；
[0007]步骤(2)：对多个功能处理模块的相应部分的控制参数进行集成处理，其中相位累加模块控制参数的处理方式为相应的RW参数、FW参数、PW参数分别相加得到集成的RW、FW、PW控制参数；相位到幅值转换模块控制参数的处理方式为常数幅值参数进行归一化，并与时变幅值参数相乘，得到集成的AW控制参数；
[0008]步骤(3)：将集成的RW、FW、PW控制参数和AW控制参数分别输入到相位累加模块和相位到幅值转换模块，实现相应的多个功能处理模块的功能集成。
[0009]本专利技术的有益效果包括：依据上述数字波形/本振产生、数字上/下变频处理、数字信号移相功能模块的一体化集成实现方式，可以将传统相控阵系统中分布式实施的多个数字处理功能模块融合在一个模块中实现，减小硬件实现资源的消耗，进一步提高系统的集成度。以单通道数字收发处理为例，在FPGA上实现时，采用本专利技术的数字前端多功能处理模块集成实现方法，可降低78.7％的LUT(查找表)和78.2％的FF(寄存器)片上硬件资源消耗。
附图说明
[0010]图1一种相位累加模块的实现框图。
[0011]图2一种基于流水CORDIC的相位到幅值转换模块的实现结构。
[0012]图3一种数字前端多功能处理模块的集成实现框图。
具体实施方式
[0013]以下结合附图和一个基于线性调频波形的数字前端实例，对本专利技术的技术方案进行详细说明。
[0014]附图1所示为一种相位累加模块的实现框图，其适用两级累加结构，可以实现点频、LFM信号的相位输出，以一个LFM信号来说明其控制参数的提取。
[0015]设数字阵列系统所需波形为升频LFM信号，带宽为B，脉冲宽度为T
t
，其瞬时相位的表达式为：相位的离散相位表达式为：
[0016][0017]其中，n＝0,1,
…
,I
t
‑
1，I
t
＝f
s
·
T
t
，f
s
为数字采样速率，T
t
为脉冲宽度；f0为发射波形的起始频率；μ为调频斜率，μ＝B/T
t
；θ0为波形初始相位。
[0018]按照两级相位累加结构对其进一步分解，得：
[0019][0020]其中，乘以n项是其系数经过一级累加器的运算结果，而乘以n(n
‑
1)/2是其系数经过二级累加器的运算结果。此时，数字波形产生的相位控制参数PW＝θ0。对于单点频数字波形或者本振信号，设置B＝0，即使用μ＝0可得相应的RW、FW、PW参数。
[0021]附图2所示为基于流水CORDIC的相位到幅值转换的实现结构，包含的三个输入参数，其中yin接0，zin接相位累加模块的输出，xin接幅值控制参数。对于数字波形产生、数字本振产生、数字上变频处理、数字移相处理，幅值参数一般为常数，归一化幅值参数AW＝1；对于数字下变频处理，归一化幅值参数AW为其输入的瞬时采样值s
in
(n)，即AW＝s
in
(n)。
[0022]附图3所示为一种包括了相位累加器、相位到幅值转换模块的数字前端多功能处理模块的集成实现框图，通过输入相位参数和幅值参数即可实现相应的集成功能。
[0023]以上行发射为处理为例，其处理过程包括了数字波形产生，数字本振产生，数字上变频，数字时延移相处理等，表达式如下：
[0024][0025]带时延的数字波形s(n)的复信号表示为：
[0026][0027]按照技术方案步骤1所述，提取的控制参数为：
[0028][0029]带时延的数字上变频本振s
LO
(n)的复信号表示为：
[0030][0031]按照技术方案步骤1所述，提取的控制参数为：
[0032][0033]数字上变频处理时输入数字信号为复数据s(n
‑
αm)，本振信号为sLO(n
‑
αm)，则数字上变频处理的表示为
[0034][0035]按照技术方案步骤1所述，提取的控制参数为：
[0036][0037]由于数字上变频处理是数字波形产生和数字本振产生的集成，对比三者的控制参数可知，数字上变频处理相位控制参数即为数字波形产生和数字本振产生对应参数的相加，由于幅值参数仍为常数，归一化值幅值参数AW＝1，这符合技术路线步骤2所述的多功能模块的控制参数集成方法。
[0038]将集成得到的控制参数输入附图3所示的集成实现结构，在其输出端可得到相应集成处理的输出结果，即实现了相应的功能集成。
[0039]综上所述，本实例给出的实现结构可以将数字波形产生、数字本振产生、数字变频处理、发射数字波束形成和接收数字波束形成所需的数字移相处理功能集成实现，并通过参数控制方式实现。
[0040]表1给出了传统方法和本专利技术在FPGA上实现时的主要资源消耗情况。从表1可以看出，基于本专利技术提出的一体化实现方法将多个不同处理模块使用相同的处理方式实现，并
可将多个模块以集成方式实现，对FPGA上稀缺的DSP Block和BRAM资源占用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字前端多功能处理模块的集成实现方法，其特征在于：步骤(1)：所述功能处理模块包括相位累加模块和相位到幅值转换模块，提取相位累加模块和相位到幅值转换模块的控制参数；所述相位累加模块的控制参数包括二级相位累加参数RW、一级相位累加参数FW、初相叠加参数PW；所述相位到幅值转换模块的控制参数包括幅值参数AW；步骤(2)：对多个功能处理模块的相应部分的控制参数进行集成处...

【专利技术属性】
技术研发人员：高杨，刘剑，吴德祥，丁庆东，
申请(专利权)人：中国船舶重工集团公司第七二四研究所，
类型：发明
国别省市：