支持内部数据乒乓的高密度存内计算乘加单元电路制造技术

本发明专利技术属于智能处理器技术领域，具体提供一种支持内部数据乒乓的高密度存内计算乘加单元电路，用以解决现有技术存在的运算速度慢、运算效率低的问题。本发明专利技术在现有存内计算乘加单元中，将SRAM阵列成倍加大并分块划分形成逻辑上交叠的多个SRAM子阵列，用以作为实现数据乒乓操作的电路支持，通过内部数据乒乓操作减少甚至消除了切换的等待时间，大大提高计算效率；并且，成倍加大的SRAM阵列能够填补于实际集成电路中硅片上的空白区域，并不会增大电路面积，反而提高电路的硅片面积利用率。因此，本发明专利技术具有提升CIM架构芯片面效比及能效比的优点，乒乓结构提供了更加灵活的数据配置方案，且不限于使用全数字累加树、模拟域运算读出等方式。读出等方式。读出等方式。

【技术实现步骤摘要】
支持内部数据乒乓的高密度存内计算乘加单元电路


[0001]本专利技术属于智能处理器
，涉及智能算法中广泛应用在卷积层、反卷积层、全连接层等的乘加运算电路，具体提供一种支持内部数据乒乓的高密度存内计算乘加单元电路。

技术介绍

[0002]存内计算是一种在存储器内进行逻辑运算的电路组织方式，可以减少数据在存储器和处理器之间的数据移动，在低功耗和物联网等领域具有广泛的应用价值；存内计算的设计目前主要有两种，一种用电流电压等模拟信号进行计算并使用模数转换器读出，另一种是直接在内部使用数字信号进行计算。存内计算是一种内部信号全都使用数字信号表示的存内计算设计方式，其中不涉及任何模拟计算，避免了模数转换器的使用；存内计算常使用SRAM(静态随机存储器)阵列进行设计，SRAM的特点是直接存储
‘0’
和
‘1’
的数字信号，且该信号可以直接从存储单元中使用导线引出。
[0003]乘加运算是一种基础数学运算，是人工智能算法中广泛应用在卷积层、反卷积层、全连接层等矩阵运算处理方法的数学基础；该运算的数学实质是对两个N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.支持内部数据乒乓的高密度存内计算乘加单元电路，包括：存储电路、运算电路及控制驱动电路；其特征在于，所述存储电路包括：SRAM阵列与选择电路；其中，SRAM阵列中4个存储单元(cell)为一个组(group)、横向的N个组构成一行(row)、纵向的M个组构成一列(column)、每一列中相邻的m个组构成一个块(block)，共同构成一个Q
×
N个块的SRAM阵列，Q为正整数：Q＝M/m，m≥2；并且，每个块配备一个选择电路；所述运算电路包括：1
‑
bit乘法器电路与求和电路，每个块配备一个1
‑
bit乘法器电路、对1
‑
bit输入数据和选择电路选出的数据做乘法运算，每一列配备一个求和电路、对该列所有1
‑
bit乘法器电路的输出求和；所述控制驱动电路包括：行控制驱动器与列控制驱动器，所述存内计算乘加单元电路配备一个行控制驱动器与一个列控制驱动器；所述行控制驱动器通过字线(WL)与输入线(DI)实现控制，以组为单位、每一行配备一条字线(WL)、通过字线(WL)控制该行中N个组的打开，以块为单位、每个块配备一条输入线(DI)、通过输入线(DI)将1
‑
bit输入数据传输至对应块的1
‑<...

【专利技术属性】
技术研发人员：常亮，李成龙，竹子轩，林水生，周军，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：