乘累加运算装置和乘累加运算方法制造方法及图纸

本公开提供一种乘累加运算装置和乘累加运算方法。所述装置包括依次连接的乘法器、加法器以及第一寄存器组，第一寄存器组包括多个第一寄存器；还包括第二寄存器组，包括至少一个第二寄存器，用于使乘累加运算结果在时序上至少延长一个时钟周期；多个第一寄存器，用于根据延长的时钟周期的间隔依序接收乘累加运算结果。通过设置的第二寄存器组，可以使得多个第一寄存器的电路延时均衡。还可以使得插入第二寄存器组前后的组合逻辑深度比较均衡，有效降低原有的组合逻辑的深度，使得相同电压下电路可以工作在更高频率，提高性能。也可以通过降低电路工作低压，使其在性能不变的前提下有效的减少电路的动态功耗。有效的减少电路的动态功耗。有效的减少电路的动态功耗。

【技术实现步骤摘要】
乘累加运算装置和乘累加运算方法


[0001]本公开属于乘累加运算
，具体涉及一种乘累加运算装置和乘累加运算方法。

技术介绍

[0002]乘累加是矩阵运算中常见的运算，乘累加的性能对矩阵运算的性能影响非常大，如何提高乘累加运算的性能，同时降低其功耗，是矩阵运算实现中的一个重要研究方向。
[0003]传统地，如图1所示，在矩阵的乘累加运算过程中，乘法器将输入数据进行乘法运算，输出结果送入加法器，加法器完成加法后送入时序器件寄存器，寄存器的输出有一路反馈到加法器的另外一个输入，从而实现对乘法结果的累加，每个时钟周期完成一个乘法和加法计算。
[0004]但是，乘法特别是浮点乘法是比较复杂的运算，所以导致输入数据通过乘法器和加法器到达寄存器输入端，需要通过很多级逻辑，电路延时比较大，影响电路的工作频率。另外，由于逻辑深度大，电路毛刺传递效应比较明显，毛刺传播增加了电路的动态功耗。

技术实现思路

[0005]本公开旨在至少解决现有技术中存在的技术问题之一，提供一种乘累加运算装置和乘累加运算方法。r/>[0006]本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种乘累加运算装置，其特征在于，包括：依次连接的乘法器、加法器以及第一寄存器组；所述第一寄存器组包括多个第一寄存器；所述装置还包括第二寄存器组，所述第二寄存器组包括至少一个第二寄存器，所述至少一个第二寄存器用于使乘累加运算结果在时序上至少延长一个时钟周期；所述多个第一寄存器，用于根据所述延长的时钟周期的间隔依序接收乘累加运算结果，以使得所述多个第一寄存器的电路延时均衡。2.根据权利要求1所述的装置，其特征在于，所述第二寄存器组包括多个第二寄存器；其中，所述多个第二寄存器中的至少一个所述第二寄存器设置在所述乘法器内；以及，所述多个第二寄存器中的其余所述第二寄存器设置在所述加法器内。3.根据权利要求1所述的装置，其特征在于，所述至少一个第二寄存器设置在所述加法器内。4.根据权利要求3所述的装置，其特征在于，所述第一寄存器的数量比设置在所述加法器内的第二寄存器的数量多1。5.根据权利要求3所述的装置，其特征在于，所述加法器内设置一个所述第二寄存器；所述多个第一寄存器的数量为两个，分别为奇数寄存器和偶数寄存器；所述奇数寄存器接收奇数时钟周期内的乘累加运算结果；以及，所述偶数寄存器接收偶数时钟周期的乘累加运算结果。6.根据权利要求...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：北京希姆计算科技有限公司，
类型：发明
国别省市：