基于霍尔条的多输入并行乘加存算一体化电路制造技术

本发明专利技术公开了基于霍尔条的多输入并行乘加存算一体化电路，包括输入编码模块、并行乘法模块和模拟加法模块。所述输入编码模块用于将输入信号编码为电流信号。所述并行乘法模块包括多个并行的霍尔条，并且以霍尔条输入端的电流为乘法运算的乘数，电阻值为被乘数，输出端的霍尔电压作为乘法结果。并行的霍尔条输出各自的乘法计算结果，在模拟加法模块中完成累加，从而实现电路的乘加运算。由于被乘数霍尔电阻值直接存储在霍尔条中，因此本电路无需额外的存储单元，即可达到存算一体的目标。本发明专利技术中的存算一体化电路具有被乘数非易失存储且可连续改变、多输入并行运算等优点，非常适合用于卷积神经网络计算的硬件加速。合用于卷积神经网络计算的硬件加速。合用于卷积神经网络计算的硬件加速。

【技术实现步骤摘要】
基于霍尔条的多输入并行乘加存算一体化电路


[0001]本专利技术属于存算一体化
，涉及基于新型电子器件的存算一体电路，尤其是基于霍尔条的多输入并行乘加存算一体化电路。

技术介绍

[0002]随着科技的迅速发展，人工智能的新一代革命蓄势待发，多媒体数据的快速传播促使人们日常产生的数据出现了前所未有的增加，信息经济时代正在逐渐转变为数字经济时代，人们对计算机系统的要求也越来越高。在传统的冯
·
诺依曼计算机体系中，由于存储单元与计算单元分离，数据从内存搬运到计算单元的过程需要消耗近1000倍的计算功耗，导致CPU与存储器之间存在的“存储墙”和“功耗墙”成为提高计算机性能的主要问题，因此不得不寻找一种新的架构体系来降低因数据搬运而产生的功耗。
[0003]如果一个器件本身具有存储和计算能力，则不仅可以减少存储单元的占用，降低计算机的体积，同时降低由于数据在存储单元和计算单元之间搬运而产生的搬运能耗。

技术实现思路

[0004]针对现有技术的不足，本专利技术提出了基于霍尔条的多输入并行乘加存算一体化电路，基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于霍尔条的多输入并行乘加存算一体化电路，其特征在于：包括输入编码模块、并行乘法模块和模拟加法模块；所述输入编码模块用于对一组输入信号进行编码，将其转换为电流信号后并行输入并行乘法模块中；所述并行乘法模块包括多个并行的霍尔条，用于接收输入编码模块输出的电流值作为乘数，与存储在霍尔条中的霍尔电阻值进行乘法运算，输出霍尔电压作为乘法运算结果；通过外加的脉冲电流对所述霍尔电阻值进行再编程，实现并行乘法模块中存储的被乘数值的改变；所述模拟加法模块对并行乘法模块输出的多个乘法运算结果进行累加，输出对输入信号的乘加运算结果。2.如权利要求1所述基于霍尔条的多输入并行乘加存算一体化电路，其特征在于：所述并行乘法模块存储的被乘数，即霍尔条的霍尔电阻值是在进行乘法运算前事先预设的，具体方法为：在一定大小的外部磁场作用下，向并行乘法模块中霍尔条的输入端输入幅值超过霍尔条阻值变化临界电流值的脉冲电流激励，完成所需霍尔电阻值的写入后撤去外部磁场和脉冲电流激励。3.如权利要求1所述基于霍尔条的多输入并行乘加存算一体化电路，其特征在于：所述输入编码模块将电压、电流或数字形式的输入信号编码为大小不超过霍尔条阻值变化临界电流值的电流信号。4.如权利要求1所述基...

【专利技术属性】
技术研发人员：李海，毛远婷，周铁军，庄燕山，吴琪，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：