【技术实现步骤摘要】
用于制造具有分裂栅极结构的功率半导体器件的方法
[0001]本专利技术涉及一种用于制造功率半导体器件，特别地，场板沟槽功率MOSFET(金属氧化物半导体场效应晶体管)器件的方法。
技术介绍
[0002]场板或屏蔽栅极(或分裂栅极)沟槽(或竖直)功率MOSFET器件是已知的，其中栅极沟槽中的栅极导电材料，通常为多晶硅，被分成多个部分：形成在沟道区域处并用作控制栅极的一个或更多个顶部分；以及形成在漂移区域处并将顶栅部分与漏极区域电容性地屏蔽的一个或更多个底部分。
[0003]分裂栅极沟槽功率MOSFET器件的电特性，诸如击穿电压BV
DS
、导通状态电阻R
ON
、最大漏极电流I
DMAX
和栅极电荷Q
gd
、Q
gs
与分裂栅极偏置条件强烈相关，分裂栅极偏置条件确定漂移区域中的电位的调制；通常，分离栅极的顶部分和底部分的适当的偏置允许优化功率MOSFET器件的开关性能。
[0004]图1示出了已知且示例性的分裂栅极沟槽功率MOSF...
【技术保护点】
【技术特征摘要】
1.一种用于制造具有分裂栅极结构(36)的功率半导体器件的方法，用于该功率半导体器件的半导体材料包括但不限于Si、SiC、GaN、金刚石和Ga2O3，所述方法包括：在衬底(22)上形成单层或多层外延层(23)；形成穿过所述外延层(23)的沟槽(26)，所述沟槽(26)从所述外延层(23)的顶表面(23a)沿横向于所述顶表面(23a)的竖直方向延伸；用电介质区域(27)和导电的屏蔽板元件(28')填充所述沟槽(26)，所述屏蔽板元件(28')包括从下面的所述电介质区域(27)突出的上部分和相较于所述电介质区域(27)竖直向内延伸的底部分；氧化所述屏蔽板元件(28')的所述上部分以在所述外延层(23)的所述顶表面(23a)处形成分离区域(31)，所述屏蔽板元件(28')的所述底部分限定所述功率半导体器件的所述分裂栅极结构(36)的底部；在所述沟槽(26)的内表面上、在该沟槽(26)的上部处、在所述电介质区域(27)上方形成栅极氧化物区域(30)，形成所述分裂栅极结构(36)的顶栅部分(34)，所述顶栅部分(34)填充所述外延层(23)的所述顶表面(23a)处的所述沟槽(26)，所述顶栅部分(34)横向于所述分离区域(31)，其特征在于，所述方法包括：在形成所述栅极氧化物区域(30)之前，起始于所述屏蔽板元件(28')的所述上部分形成牺牲氧化物区域(29)，以及后续蚀刻所述牺牲氧化物区域(29)。2.根据权利要求1所述的方法，其中，形成牺牲氧化物区域(29)的步骤完全氧化所述屏蔽板元件(28')的所述上部分。3.根据权利要求1所述的方法，其中，形成牺牲氧化物区域(29)的步骤包括部分氧化所述屏蔽板元件(28')的所述上部分，并且蚀刻所述牺牲氧化物区域(29)的步骤包括减小所述屏蔽板元件(28')的所述上部分的厚度，使得所述屏蔽板元件(28')的所述上部分在后续的氧化期间被完全氧化。4.根据权利要求3所述的方法，其中，蚀刻所述牺牲氧化物区域(29)包括从所述屏蔽板元件(28')的所述上部分去除生长的牺牲氧化物区域(29)，以使所述屏蔽板元件(28')的所述上部分的其余部分从下面的所述电介质区域(27)突出。5.根据权利要求3或4所述的方法，其中，减小所述屏蔽板元件(28')的所述上部分的厚度包括达到所述屏蔽板元件(28')的所述上部分的临界下限厚度，从而允许所述屏蔽板元件(28')的所述上部分在后续的氧化期间被完全氧化。6.根据前述权利要求中任一项所述的方法，其中，形成所述栅极氧化物区域(30)与完全氧化所述屏蔽板元件(28')的所述上部分以形成所述分离区域(31)是同时发生的。7.根据前述权利要求中任一项所述的方法，其中，形成牺牲氧化物区域(29)使用湿法氧化工艺；后续蚀刻所述牺牲氧化物区域(29)使用湿法蚀刻工艺；以及形成所述栅极氧化物区域(30)和氧化所述屏蔽板元件(28')的所述上部分使用干法氧化工艺。8.根据前述权利要求中任一项所述的方法，其中，用电介质区域(27)和导电的屏蔽板元件(28')填...
【专利技术属性】
技术研发人员：何志，保罗，
申请(专利权)人：无锡锡产微芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。