半导体结构及其制备方法技术

本发明专利技术涉及一种半导体制备方法，包括：提供衬底；于衬底上形成阱区，于阱区内形成第一掺杂区，并于第一掺杂区表面形成第二掺杂区；刻蚀第二掺杂区所在衬底以形成引出区沟槽和窗口沟槽；于引出区沟槽的侧壁及底壁和窗口沟槽的侧壁上形成多晶材料层，多晶材料层填满引出区沟槽形成引出结构；刻蚀窗口沟槽的侧壁上的多晶材料层至指定深度以形成栅极多晶。多晶材料层只形成于窗口沟槽的侧壁上，无需在完整填充窗口沟槽后再将中心部位的多晶材料层去除，在本申请中，窗口沟槽内的多晶材料层在形成伊始就已经与最后形成的栅极多晶的厚度一致，对于多晶材料层的刻蚀改变的是多晶材料层的高度，彻底解决了多晶材料层的回刻问题。彻底解决了多晶材料层的回刻问题。彻底解决了多晶材料层的回刻问题。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本专利技术涉及半导体领域，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]对于高压型VDMOS管，其漏极在半导体表面，需要通过小尺寸的深槽将半导体底部的源极引出，引出多晶硅需得形成在器件沟槽的侧壁上。形成引出多晶需先将多晶填满器件沟槽再回刻得到侧壁上的多晶。在获得高导电性能的多晶的同时难以确保较好的多晶填充度。这是因为对于一般的多晶硅填充沟槽工艺而言，因为炉管特性，炉管温度越低，多晶填充度越好，但多晶电阻非常大；炉管温度越高，越便于实现多晶掺杂以获低电阻的多晶，但多晶填充度差，多晶填充度差会影响器件电学性能。
[0003]此外，由于多晶填充沟槽时会产生缝隙，在回刻得到侧壁上的多晶时，刻蚀气体会钻入缝隙中并优先刻蚀缝隙的底部，这就导致刻蚀后的多晶硅呈V字型。这种现象在沟槽尺寸越大时，表现越为明显。另外，若对于多晶硅的刻蚀深度并未达到缝隙的底端，则在刻蚀完成后的多晶硅中仍存在该缝隙，且该缝隙在刻蚀的过程中会被放大，继而影响到后续形成侧壁多晶硅的流程，可能存在多晶硅厚度不足的情况，也可能在后续本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体制备方法，其特征在于，包括：提供衬底；于所述衬底内形成阱区，于所述阱区的上表层至少形成第一掺杂区，所述阱区与所述第一掺杂区的导电类型不同；刻蚀所述衬底以形成从衬底表面贯穿所述第一掺杂区并延伸至所述阱区内的引出区沟槽和窗口沟槽，所述引出区沟槽和所述窗口沟槽连通，并于所述引出区沟槽的侧壁及底壁、所述窗口沟槽的侧壁及底壁上形成栅氧层；于所述引出区沟槽内填充满多晶材料层以形成引出结构，并于所述窗口沟槽的侧壁上形成多晶材料层，所述引出区沟槽内的多晶材料层与所述窗口沟槽的侧壁上的多晶材料层电连接；回刻所述窗口沟槽的侧壁上的所述多晶材料层至指定深度以形成栅极多晶。2.根据权利要求1所述的半导体制备方法，其特征在于，满足下列关系：b＜2a<(c+d)；其中，a为所述窗口沟槽侧壁上多晶材料层的厚度；b为所述引出区沟槽宽度；c为窗口沟槽宽度；d为常数，d的取值包括0.2um～0.4um。3.根据权利要求1所述的半导体制备方法，其特征在于，所述第一掺杂区至少包括两个浓度梯度掺杂区，沿衬底表面指向所述阱区的方向所述第一掺杂区的掺杂浓度由大变小。4.根据权利要求1所述的半导体制备方法，其特征在于，引出区沟槽宽度为0.3～7um，深度为2～5um；所述窗口沟槽宽度为0.8～1.4um，深度为2～5um。5.根据权利要求1所述的半导体制备方法，其特征在于，所述于所述引出区沟槽内填充满多晶材料层以形成引出结构，并于所述窗口沟槽的侧壁上形成多晶材料层，所述引出区沟槽内的多晶材料层与所述窗口沟槽的侧壁上的多晶材料层电连接包括：于所述衬底表面、所述引出区沟槽内、所述窗口沟槽的侧壁及所述窗口沟槽的底壁上生长所述多晶材料层，所述多晶硅层填充满所述引出区沟槽；刻蚀去除所述衬底表面及所述窗口沟槽的底壁上的所述多晶材料层。6.根据权利要求5所述的半导体制备方法，其特征在于，所述于所述引出区沟槽内填充满多晶材料层以形成引出结构，并于所述窗口沟槽的侧壁上形成多晶材料层，所述引出区沟槽内的多晶材料层与所述窗口沟槽的侧壁上的多晶材料层电连接之后，所述回刻所述窗口沟槽的侧壁上的所述多晶材料层至指定深度以形成栅极多晶之前，还包括：于所述第一掺杂区的上表层形成第二掺杂区，于所述窗口沟槽的底部形成第三掺杂区，所述第二掺杂区、所述第三掺杂区与所述第一掺杂区的导电类型相同。7.根据权利要求1所述的半导体制备方法，其特征在于，其特征在于，所述于所述衬底内形成阱区，于所述阱区的上表层至少形成第一掺杂区，且所述阱区与所述第一掺杂区的导电类型不同，还包括：于所述第一掺杂区的上表层形成第二掺杂区，所述第二掺杂区与所述第一掺杂区的导电类型相同，

【专利技术属性】
技术研发人员：许超奇，陈淑娴，马春霞，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：