一种芯片stop电流测试的系统及其方法技术方案

本发明专利技术揭示了一种芯片stop电流测试的系统，其特征在于：指令灌入模块，用于连接芯片的JTAG口；并且，当芯片进入debug模式后，所述指令灌入模块通过所述JTAG口灌入指令给芯片中的CPU执行；其中，所述系统免除对芯片中flash的利用。本发明专利技术极大的减少了测试的时间和综合成本，提高了芯片量产的测试效率。提高了芯片量产的测试效率。提高了芯片量产的测试效率。

【技术实现步骤摘要】
一种芯片stop电流测试的系统及其方法


[0001]本专利技术属于芯片领域，特别涉及一种芯片stop电流测试的系统及其方法。

技术介绍

[0002]芯片的测试是芯片生产中一个重要的环节，用于区分工厂生产的芯片中的良品和不良品，做好芯片的测试是芯片行业的必需要求。
[0003]芯片的stop模式指的是芯片的掉电模式，可以让芯片在不需要工作时的功耗变得极低，从而减少电能的消耗。在便携式移动设备中，芯片的功耗直接决定了设备的待机时长，是设备的重要参数之一。
[0004]stop电流测试是测试芯片中的一个重要指标，通过测试stop电流可以看芯片是否进入了stop模式。现有技术中，主要通过芯片的flash来事先下载测试指令并在测试后擦除flash以实现stop电流测试，这降低了stop电流测试的效率且综合成本较高。

技术实现思路

[0005]有鉴于此，本专利技术提出一种芯片stop电流测试的系统，其特征在于：
[0006]指令灌入模块，用于连接芯片的3TAG口；
[0007]并且，当芯片进入debug模式后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片stop电流测试的系统，其特征在于：指令灌入模块，用于连接芯片的JTAG口；并且，当芯片进入debug模式后，所述指令灌入模块通过所述JTAG口灌入指令给芯片中的CPU执行；其中，所述系统免除对芯片中flash的利用。2.如权利要求1所述的系统，其中，优选的，在配置完芯片中的寄存器后，自动关闭debug请求，芯片直接进入stop模式。3.如权利要求1所述的系统，其中，所述系统免除测试时利用flash下载指令。4.如权利要求2所述的系统，其中，所述系统免除测试后对flash擦除。5.如权利要求1所述的系统，其中，所述指令灌入模块的工作时间，远远小于下载指令到flash并擦除flash的时间。6.一种芯片stop电流测试的方法...

【专利技术属性】
技术研发人员：张兵，印俊明，兰海鑫，
申请(专利权)人：上海芯圣电子股份有限公司，
类型：发明
国别省市：