具有高阈值电压的SiCMOSFET及制造方法技术

本发明专利技术公开了一种具有高阈值电压的SiC MOSFET，在衬底上表面依次外延有耐压外延层、电流扩展外延层；电流扩展外延层上表面间隔嵌有多个第一p阱区，每个第一p阱区中包围有一个第二p阱区；每个第三p阱区对应遮蔽一个第二p阱区下表面；每个第二p阱区上表面嵌有一个n+源区；相邻第一p阱区之间的电流扩展外延层上表面，依次间隔嵌有p+屏蔽区和一个p+发射区；还包括栅氧化层、多晶硅栅及钝化介质层；另外还包括源极/漏极欧姆接触金属、隔离介质层、源极/栅极/漏极PAD金属。本发明专利技术还公开了上述SiC MOSFET的制造方法。本发明专利技术SiC MOSFET，阈值电压更高，导通特性与阻断特性良好。导通特性与阻断特性良好。导通特性与阻断特性良好。

【技术实现步骤摘要】
具有高阈值电压的SiC MOSFET及制造方法


[0001]本专利技术属于半导体器件
，涉及一种具有高阈值电压的SiC MOSFET，本专利技术还涉及该种具有高阈值电压的SiC MOSFET的制造方法。

技术介绍

[0002]SiC MOSFET作为一款性能优异的半导体开关器件，既继承了宽禁带半导体材料SiC耐高压的优点，又继承了MOSFET开关速度高的特点，同时获得了导通损耗低、阻断电压高、开关速度快、工作频率高等诸多优势，非常适合应用于电力电子开关电路领域。然而，SiC MOSFET常应用在高频、大功率电路中，线路存在的杂散电感在高频工作状态下所产生的电压尖峰容易使SiC MOSFET出现误触发甚至栅击穿等问题。为了避免这一问题，提高SiC MOSFET的阈值电压成为有效的解决方案之一。但是常规SiC MOSFET难以同时兼顾低导通电阻与高阈值电压这两个性能，设计人员往往需要以损失导通性能为代价来提高SiC MOSFET的阈值电压特性指标。但是，以损失导通性能为代价提高SiC MOSFET阈值电压的折衷方式不利于SiC MOSFET综本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有高阈值电压的SiC MOSFET，其特征在于：包括衬底(1)，衬底(1)表面向上外延有耐压外延层(2)，耐压外延层(2)表面向上外延有电流扩展外延层(3)；电流扩展外延层(3)上表面间隔镶嵌有多个第一p阱区(4)，每个第一p阱区(4)中包围有一个第二p阱区(5)，各个第二p阱区(5)镶嵌在电流扩展外延层(3)上表面；电流扩展外延层(3)内镶嵌有多个第三p阱区(6)，每个第三p阱区(6)完全对应遮蔽一个第二p阱区(5)的下表面；每个第二p阱区(5)上表面镶嵌有一个n+源区(7)，每个n+源区(7)的下表面高于所在的第二p阱区(5)的下表面；相邻第一p阱区(4)之间的电流扩展外延层(3)上表面，依次间隔镶嵌有一组p+屏蔽区(8)和一个p+发射区(9)；p+发射区(9)与第一p阱区(4)之间的电流扩展外延层(3)上表面、与p+发射区(9)最近邻的第一p阱区(4)的上表面、靠近p+发射区(9)一侧的第二p阱区(5)的上表面、靠近p+发射区(9)一侧区域的n+源区(7)上表面共同覆盖有栅氧化层(10)；栅氧化层(10)的上方覆盖有多晶硅栅(11)；栅氧化层(10)侧壁、多晶硅栅(11)侧壁、多晶硅栅(11)上表面边缘共同覆盖有钝化介质层(12)；没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面共同覆盖有源极欧姆接触金属(13)，p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面共同覆盖有源极欧姆接触金属(13)；钝化介质层(12)上表面覆盖有隔离介质层(15)，包裹着多晶硅栅(11)与栅氧化层(10)侧壁但未被源极欧姆接触金属(13)包裹的钝化介质层(12)外侧侧壁也覆盖有隔离介质层(15)，未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面覆盖有源极PAD金属(16)，未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；衬底(1)的下表面覆盖有漏极欧姆接触金属(14)，漏极欧姆接触金属(14)的下表面覆盖有漏极PAD金属(18)。2.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的衬底(1)的材料选用n型的4H
‑
SiC，厚度为150μm～350μm，施主杂质浓度为1.0
×
10
18
cm
‑3～1.0
×
10
19
cm
‑3。3.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的耐压外延层(2)选用n型，厚度为4.0μm～40μm，杂质浓度为1.0
×
10
14
cm
‑3～3.0
×
10
16
cm
‑3；电流扩展外延层(3)选用n型，厚度为0.5μm～5.0μm，杂质浓度为1.0
×
10
15
cm
‑3～1.0
×
10
17
cm
‑3。4.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的每个第一p阱区(4)的结深为0.3μm～0.8μm，杂质浓度为1.0
×
10
16
cm
‑3～1.0
×
10
17
cm
‑3；每个第二p阱区(5)的结深为0.3μm～0.8μm，杂质浓度为6.0
×
10
16
cm
‑3～6.0
×
10
17
cm
‑3。5.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的每个第三p阱区(6)的结深为0.1μm～0.5μm，杂质浓度为5.0
×
10
16
cm
‑3～5.0
×
10
17
cm
‑3；每个n+源区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0
×
10
18
cm
‑3～2.0
×
10
19
cm
‑3。6.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的每组p+屏蔽区(8)的数量为3～11个，3～11个p+屏蔽区(8)依次按照相同的间距排列，其中第一个和
最后一个p+屏蔽区(8)分别与最近邻的第一p阱区(4)存在部分交叠；位于相邻第一p阱区(4)之间...

【专利技术属性】
技术研发人员：王曦，解勇涛，李佳思，孙佳威，许建宁，夏浩玮，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：