基于GaN基增强型器件的单片集成反相器及其制备方法技术

本发明专利技术公开了一种基于GaN基增强型器件的单片集成反相器及其制备方法，其中，反相器自下而上依次包括衬底、缓冲层、UID

【技术实现步骤摘要】
基于GaN基增强型器件的单片集成反相器及其制备方法


[0001]本专利技术属于半导体器件
，具体涉及一种基于GaN基增强型器件的单片集成反相器及其制备方法。

技术介绍

[0002]禁带半导体材料氮化镓(GaN)作为第三代半导体的典型代表，具有电子迁移率高、热导率高，高击穿电场和抗辐射能力强等优点，从而使得基于GaN的异质结结构的功率器件能够获得更高的开关速度、更高的阻断电压、更低的导通损耗以及更高的工作温度等，可以在大功率、高频、高温和辐照等恶劣条件下工作。随着半导体技术的发展，GaN基功率晶体管的研究和开发取得了很大的进展，目前已被广泛应用于快速充电领域，且在未来有望扩展到电动汽车、数据中心、电源等领域。
[0003]为了减小栅电极与驱动电路之间的电感，提高电力电子系统的工作频率和效率，相比于由GaN分立器件构成的电力电子系统，将GaN基互补驱动电路与GaN功率晶体管集成在同一芯片上是一种很有前景的方法，单片集成技术不仅具有成本的优势，同时可抑制寄生电容和寄生电导问题，有利于提高系统的工作频率、效率以及可靠性。
[0004]目前，栅驱动问题是阻碍GaN基功率系统集成化的关键因素之一。传统Si基器件的栅驱动无法匹配高性能的GaN基功率器件。而基于GaN反相器实现的栅驱动电路，既能最大化发挥GaN基功率器件的性能优势，又可以通过单片集成实现功率转换系统，即单片实现增强型/耗尽型器件、p沟道/n沟道器件、电容、电阻等模块，降低系统的成本，提高系统转换频率、频率以及可靠性。例如图1所示为现有的基于p沟道/n沟道GaN基增强型器件实现的反相器原理图。
[0005]然而，该反相器仍存在大量的问题：p沟道增强型异质结构场效应晶体管导通电阻偏高、阈值电压偏低，与其单片集成的n沟道GaN增强型器件栅电极漏电较大、栅压摆幅较低，从而阻碍了GaN基反相器和单片集成电路在电力电子系统中的应用。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于GaN基增强型器件的单片集成反相器及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]第一方面，本专利技术提供了一种基于GaN基增强型器件的单片集成反相器，自下而上依次包括衬底、缓冲层、UID
‑
GaN层、AlGaN势垒层、UID
‑
InGaN层以及p
‑
InGaN层，器件中间设有一深至UID
‑
GaN层的隔离槽以将器件分为左右两部分；其中，
[0008]器件左侧的所述p
‑
InGaN层上设有第一源电极和第一漏电极，所述第一源电极和所述第一漏电极之间设有深至所述p
‑
InGaN层的第一栅电极，以形成p沟道增强型异质结构场效应晶体管；
[0009]器件右侧的所述AlGaN势垒层上设有第二源电极和第二漏电极，所述p
‑
InGaN层上设有第二栅电极，以形成n沟道增强型异质结构场效应晶体管；
[0010]所述第一漏电极和所述第二漏电极通过第一金属互联条连接，所述第一栅电极和所述第二栅电极通过第二金属互联条连接。
[0011]在本专利技术的一个实施例中，所述p
‑
InGaN层上面还包括p
+
‑
InGaN层。
[0012]在本专利技术的一个实施例中，所述p
+
‑
InGaN层和所述第二栅电极之间还包括n
‑
GaN层，且所述第二栅电极与所述n
‑
GaN层形成肖特基接触。
[0013]在本专利技术的一个实施例中，所述UID
‑
InGaN层的厚度为15～30nm，In组分为5％～10％；所述p
‑
InGaN层的厚度为40～60nm，In组分为5％～10％。
[0014]在本专利技术的一个实施例中，所述p
+
‑
InGaN层的厚度为20～40nm，In组分为5％～10％。
[0015]在本专利技术的一个实施例中，所述n
‑
GaN层的厚度为40～60nm。
[0016]在本专利技术的一个实施例中，所述第一源电极和所述第一漏电极的材料均为镍和金材料，且与所述p
+
‑
InGaN层形成欧姆接触；
[0017]所述第二源电极和所述第二漏电极的材料自下而上包括钛、铝、镍和金，且与所述AlGaN势垒层形成欧姆接触。
[0018]第二方面，本专利技术提供了一种基于GaN基增强型器件的单片集成反相器的制备方法，包括以下步骤：
[0019]步骤1：在衬底上依次外延缓冲层、UID
‑
GaN层、AlGaN势垒层、UID
‑
InGaN层以及p
‑
InGaN层，得到衬底基片；
[0020]步骤2：对所述衬底基片右侧进行刻蚀，以形成n沟道增强型异质结构场效应晶体管的栅区；
[0021]步骤3：采用光刻和感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离；
[0022]步骤4：分别制作n沟道、p沟道增强型异质结构场效应晶体管的源电极和漏电极，以及n沟道增强型异质结构场效应晶体管的栅电极；
[0023]步骤5：刻蚀p沟道增强型异质结构场效应晶体管的栅槽，并制备p沟道增强型异质结构场效应晶体管的栅电极，以形成的MOS栅结构；
[0024]步骤6：在所有电极表面淀积互联金属；
[0025]步骤7：制作金属互联线，并利用所述互联金属将n沟道、p沟道增强型异质结构场效应晶体管的栅电极连接，将n沟道、p沟道增强型异质结构场效应晶体管的漏电极连接。
[0026]在本专利技术的一个实施例中，在步骤1之后，步骤2之前，还包括：
[0027]步骤x：在所述p
‑
InGaN层上面外延p
+
‑
InGaN层。
[0028]在本专利技术的一个实施例中，在步骤x之后，步骤2之前，还包括：
[0029]步骤y：在所述p
+
‑
InGaN层上外延n
‑
GaN层。
[0030]本专利技术的有益效果：
[0031]1、本专利技术提供的基于GaN基增强型器件的单片集成反相器通过在AlGaN势垒层和p
‑
InGaN层之间生长了一层UID
‑
InGaN层，降低杂质散射对载流子迁移率的影响，提高了空穴迁移率，提高了p沟道增强型异质结场效应晶体管的饱和电流密度，降低了导通电阻，同时提高了n沟道增强型异质结场效应晶体管的阈值电压，为GaN基单片集成技术的发展夯实了基础；
[0032]2、本专利技术还通过在p
‑
InGaN层上生长p
+
‑
InGaN层，形成了P
+
‑
InGaN/p
‑
InG本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于GaN基增强型器件的单片集成反相器，其特征在于，自下而上依次包括衬底(1)、缓冲层(2)、UID
‑
GaN层(3)、AlGaN势垒层(4)、UID
‑
InGaN层(5)以及p
‑
InGaN层(6)，器件中间设有一深至UID
‑
GaN层的隔离槽(18)以将器件分为左右两部分；其中，器件左侧的所述p
‑
InGaN层(6)上设有第一源电极(9)和第一漏电极(10)，所述第一源电极(9)和所述第一漏电极(10)之间设有深至所述p
‑
InGaN层(6)的第一栅电极(13)，以形成p沟道增强型异质结构场效应晶体管；器件右侧的所述AlGaN势垒层(4)上设有第二源电极(11)和第二漏电极(12)，所述p
‑
InGaN层(6)上设有第二栅电极(14)，以形成n沟道增强型异质结构场效应晶体管；所述第一漏电极(10)和所述第二漏电极(12)通过第一金属互联条(16)连接，所述第一栅电极(13)和所述第二栅电极(14)通过第二金属互联条(17)连接。2.根据权利要求1所述的基于GaN基增强型器件的单片集成反相器，其特征在于，所述p
‑
InGaN层(6)上面还包括p
+
‑
InGaN层(7)。3.根据权利要求1或2所述的基于GaN基增强型器件的单片集成反相器，其特征在于，所述p
+
‑
InGaN层(7)和所述第二栅电极(14)之间还包括n
‑
GaN层(8)，且所述第二栅电极(14)与所述n
‑
GaN层(8)形成肖特基接触。4.根据权利要求1所述的基于GaN基增强型器件的单片集成反相器，其特征在于，所述UID
‑
InGaN层(5)的厚度为15～30nm，In组分为5％～10％；所述p
‑
InGaN层(6)的厚度为40～60nm，In组分为5％～10％。5.根据权利要求2所述的基于GaN基增强型器件的单片集成反相器，其特征在于，所述p
+
‑

【专利技术属性】
技术研发人员：张苇杭，樊昱彤，张进成，刘茜，付李煜，黄韧，许国富，文钰，郝跃，张晓东，
申请(专利权)人：西安电子科技大学广州研究院，
类型：发明
国别省市：