本申请是关于一种驱动IC供电时序控制电路。该电路包括：稳压芯片、供电IC芯片以及电平调整电路；供电IC芯片的电压输入引脚与正电压输入连接，电平调整电路的第一输入端与正电压输入连接；稳压芯片的输入端与负电压输入连接，稳压芯片的输出端与电平调整电路的第二输入端连接，且稳压芯片的输出端与第二输入端之间连接有储能电容；电平调整电路的输出端与供电IC芯片的INH使能引脚连接，电压输出引脚与驱动IC连接；稳压芯片的输出端与隔离光耦连接。本申请提供的方案，能够保证隔离光耦供电电压的建立时间早于驱动IC供电电压的建立时间，也能够保证隔离光耦供电电压的持续时间超过驱动IC供电电压的持续时间，防止在上电和下电时造成功率管烧毁。电时造成功率管烧毁。
【技术实现步骤摘要】
驱动IC供电时序控制电路以及镀膜电源
[0001]本申请涉及电路
，尤其涉及驱动IC供电时序控制电路以及镀膜电源。
技术介绍
[0002]在电路设计中通常会使用隔离光耦来解决强弱电隔离的问题，由于隔离光耦在无电压输入时一般会输出高电平，会导致与之连接的功率管常开，容易出现功率管烧毁现象。为了解决此类风险问题，特在隔离光耦后级再增加一颗取反IC来保证隔离光耦在无电压输入时，功率管的驱动IC为低电平。但是，在假定隔离光耦供电电压未建立时，驱动IC电压先建立，此时驱动IC也会出现高电平，导致功率管烧毁，影响安全性。
[0003]在现有技术中，公开号为CN207743950U的专利(放电MOS管的驱动电路及放电加工装置)中，放电MOS管的驱动电路用于驱动放电加工装置的放电MOS管，驱动电路包括光耦、MOS驱动器、第一电阻、第二电阻、第三电阻、第一二极管、第一直流电源和第二直流电源，通过光耦将低电平的驱动信号与功率驱动部分进行隔离，然后通过MOS驱动器来驱动放电MOS管，通过第三电阻和二极管能快速地导通放电MOS管，通过采用负电源为光耦和MOS驱动器供电，能快速地关断放电MOS管以及有效地降低放电MOS管关断时产生的尖峰电压幅度。
[0004]上述现有技术存在以下缺点：
[0005]无法保证隔离光耦供电电压的建立时间早于驱动IC供电电压的建立时间，也无法保证隔离光耦供电电压的持续时间超过驱动IC供电电压的持续时间，导致在上电和下电时容易发生驱动IC供电电压存在而隔离光耦供电电压不存在的情况，驱动IC驱动功率管常开，从而容易造成功率管烧毁，形成安全风险。
技术实现思路
[0006]为克服相关技术中存在的问题，本申请提供一种驱动IC供电时序控制电路，该驱动IC供电时序控制电路，能够保证隔离光耦供电电压的建立时间早于驱动IC供电电压的建立时间，也能够保证隔离光耦供电电压的持续时间超过驱动IC供电电压的持续时间，避免在上电和下电时容易造成功率管烧毁的情况，提升安全性。
[0007]本申请第一方面提供一种驱动IC供电时序控制电路，包括：
[0008]稳压芯片、供电IC芯片以及电平调整电路；
[0009]供电IC芯片设有INH使能引脚以及电压输入引脚，电压输入引脚与正电压输入连接，电平调整电路的第一输入端与正电压输入连接；
[0010]稳压芯片的输入端与负电压输入连接，稳压芯片的输出端与电平调整电路的第二输入端连接，且稳压芯片的输出端与第二输入端之间连接有储能电容；
[0011]电平调整电路的输出端与INH使能引脚连接，用于根据电平调整电路的输出端的电平状态控制供电IC芯片的电压输出引脚的输出状态，电压输出引脚与驱动IC连接，用于对驱动IC供电；
[0012]稳压芯片的输出端与隔离光耦连接，用于对隔离光耦供电。
[0013]在一种实施方式中，当供电IC芯片为低电平有效芯片时，电平调整电路包括：分压电路、光耦控制芯片以及上拉电阻R1；
[0014]上拉电阻R1与正电压输入连接；
[0015]分压电路的输入端与稳压芯片的输出端连接；
[0016]光耦控制芯片连接于上拉电阻R1和分压电路之间；
[0017]光耦控制芯片与上拉电阻R1之间设有输出节点，输出节点与INH使能引脚连接。
[0018]在一种实施方式中，分压电路包括电阻R5、电阻R6以及二极管D2；
[0019]二极管D2与稳压芯片的输出端连接；
[0020]电阻R6与二极管D2串联；
[0021]电阻R6与电阻R5连接，电阻R5并联于光耦控制芯片的第一光耦输入引脚和第二光耦输入引脚之间。
[0022]在一种实施方式中，稳压芯片的输出端与稳压芯片的接地端之间连接有储能电容C6。
[0023]在一种实施方式中，低电平有效芯片的引脚还包括FB引脚、COMP引脚、GND引脚以及Thermal Pad引脚；
[0024]电压输出引脚与驱动IC之间连接有电感L1以及二极管D1，电感L1与二极管D1并联，电感L1与驱动IC连接，二极管D1接地；
[0025]FB引脚与电阻R2、电阻R3以及电容C1连接，电阻R3与电容C1并联，FB引脚与电阻R2串联，且电阻R2设置于电阻R3以及电容C1之间，电容C1与二极管D1并联，电阻R3与电容C1接地；
[0026]COMP引脚与电容C2、电容C3以及电阻R4连接，电容C2与电阻R4串联，电容C2与电阻R4串联的支路与电容C3并联，电容C3以及电容C2与电阻R4串联的支路接地；
[0027]GND引脚以及Thermal Pad引脚相连后接地。
[0028]在一种实施方式中，光耦控制芯片中设有发光二极管以及光敏半导体管；
[0029]发光二极管设置于第一光耦输入引脚和第二光耦输入引脚之间；
[0030]光敏半导体管设置于光耦控制芯片的第一光耦输出引脚和第二光耦输出引脚之间。
[0031]在一种实施方式中，当供电IC芯片为高电平有效芯片时，电平调整电路包括：稳压二极管D3、上拉电阻R7、电阻R8、电阻R10以及三极管Q1；
[0032]稳压二极管D3连接于稳压芯片的输出端和三极管Q1的基极之间；
[0033]电阻R8连接于正电压输入与三极管Q1的基极之间；
[0034]上拉电阻R7连接于正电压输入与三极管Q1的集电极之间，上拉电阻R7与电阻R10串联，电阻R10接地；
[0035]三极管Q1的发射极接地；
[0036]INH使能引脚与上拉电阻R7和电阻R10之间的输出节点连接。
[0037]在一种实施方式中，稳压芯片的输出端与稳压芯片的接地端之间连接有储能电容C7，储能电容C7与稳压二极管D3连接。
[0038]在一种实施方式中，高电平有效芯片的引脚还包括RT/CLK引脚、SS/TR引脚以及VADJ引脚；
[0039]高电平有效芯片的电压输出引脚具有N个，N个电压输出引脚相连后与驱动IC连接，N个电压输出引脚与驱动IC之间连接有电容C4；
[0040]VADJ引脚与N个电压输出引脚之间连接有电阻R9，VADJ引脚与电阻R11连接，电阻R9与电阻R11串联；
[0041]电阻R9和电阻R11串联的支路与电容C4并联，电阻R11接地，电容C4接地；
[0042]RT/CLK引脚与电阻R12连接，电阻R12接地；
[0043]SS/TR引脚与电容C5连接，电容C5接地。
[0044]本申请第二方面提供一种镀膜电源，包括：
[0045]如上任一项所述的驱动IC供电时序控制电路。
[0046]本申请提供的技术方案可以包括以下有益效果：
[0047]本申请的驱动IC供电时序控制电路包括有稳压芯片、供电IC芯片以及电平调整电路，供电IC芯片设有INH使能引脚以及电压输入引脚，电压输入引脚与正电压输入连接，从而正电压输入能够对供电IC芯片进行供电本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种驱动IC供电时序控制电路，其特征在于，包括：稳压芯片、供电IC芯片以及电平调整电路；所述供电IC芯片设有INH使能引脚以及电压输入引脚，所述电压输入引脚与正电压输入连接，所述电平调整电路的第一输入端与所述正电压输入连接；所述稳压芯片的输入端与负电压输入连接，所述稳压芯片的输出端与所述电平调整电路的第二输入端连接，且所述稳压芯片的输出端与所述第二输入端之间连接有储能电容；所述电平调整电路的输出端与所述INH使能引脚连接，用于根据所述电平调整电路的输出端的电平状态控制所述供电IC芯片的电压输出引脚的输出状态，所述电压输出引脚与驱动IC连接，用于对所述驱动IC供电；所述稳压芯片的输出端与隔离光耦连接，用于对所述隔离光耦供电。2.根据权利要求1所述的驱动IC供电时序控制电路，其特征在于，当所述供电IC芯片为低电平有效芯片时，所述电平调整电路包括：分压电路、光耦控制芯片以及上拉电阻R1；所述上拉电阻R1与所述正电压输入连接；所述分压电路的输入端与所述稳压芯片的输出端连接；所述光耦控制芯片连接于所述上拉电阻R1和所述分压电路之间；所述光耦控制芯片与所述上拉电阻R1之间设有输出节点，所述输出节点与所述INH使能引脚连接。3.根据权利要求2所述的驱动IC供电时序控制电路，其特征在于，所述分压电路包括电阻R5、电阻R6以及二极管D2；所述二极管D2与所述稳压芯片的输出端连接；所述电阻R6与所述二极管D2串联；所述电阻R6与所述电阻R5连接，所述电阻R5并联于所述光耦控制芯片的第一光耦输入引脚和第二光耦输入引脚之间。4.根据权利要求2所述的驱动IC供电时序控制电路，其特征在于，所述稳压芯片的输出端与所述稳压芯片的接地端之间连接有储能电容C6。5.根据权利要求2所述的驱动IC供电时序控制电路，其特征在于，所述低电平有效芯片的引脚还包括FB引脚、COMP引脚、GND引脚以及Thermal Pad引脚；所述电压输出引脚与所述驱动IC之间连接有电感L1以及二极管D1，所述电感L1与所述二极管D1并联，所述电感L1与所述驱动IC连接，所述二极管D1接地；所述FB引脚与电阻R2、电阻R3以及电容C1连接，所述电阻R3与所述电容C1并联，所述FB引脚与所述电阻R2串联，且所述电阻R2设置于所述电阻R3以及所述电容C1之间，所述电容C1与所述二极管D1并联，所述电阻R3与所述电容C1接地；...
【专利技术属性】
技术研发人员：刘力，张小彬，
申请(专利权)人：固赢科技深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。