氮化硅烧结基板的制造方法技术

本发明专利技术提供一种氮化硅烧结基板的制造方法，包括：混合80质量％以上98.3质量％以下的Si3N4粉末、以氧化物换算计为0.7质量％以上10质量％以下的Mg化合物粉末和以氧化物换算计为1质量％以上10质量％以下的至少1种稀土元素的化合物粉末得到混合粉末的工序a；将混合粉末制成浆料并成型为多个生片的工序b；将多个生片隔着氮化硼粉末层叠层得到叠层组装体的工序c；和，将叠层组装体配置于烧结炉内并对叠层组装体进行烧结的工序d；在工序c中氮化硼粉末层的厚度为3μm以上20μm以下；工序d包括：在80Pa以下的真空气氛下保持900℃以上1300℃以下的气氛温度，从生片中除去碳的工序d1，和在工序d1之后在氮气氛下以1600℃以上2000℃以下的气氛温度使生片烧结的工序d2。2000℃以下的气氛温度使生片烧结的工序d2。2000℃以下的气氛温度使生片烧结的工序d2。

【技术实现步骤摘要】
氮化硅烧结基板的制造方法


[0001]本专利技术涉及和氮化硅烧结基板的制造方法。

技术介绍

[0002]近年来，电源模块、LED等大功率电子回路已被用于各种用途，并且需要用于这样的回路的组装等的绝缘性基板。这样的绝缘性基板通常使用陶瓷基板。特别而言，氮化硅烧结基板具有优异的机械强度。例如，专利文献1公开了一种低介电常数、气密性和生产率高的氮化硅烧结基板。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开平6－24850号公报

技术实现思路

[0006]专利技术所要解决的课题
[0007]在上述的用途中，有时需要大型的绝缘性基板。另外，为了使获取数量变多而提高生产率，需要实现大型的氮化硅烧结基板。本专利技术提供大型的氮化硅烧结基板、氮化硅烧结基板片、回路基板和氮化硅烧结基板的制造方法。
[0008]用于解决课题的方法
[0009]本专利技术的一个实施方式的氮化硅烧结基板具有比1边为120mm的正方形更大的形状的主面，上述主面的中央部的密度dc与端部的密度de的比dc/de为0.98以上，上述主面的中央部的空隙率vc为1.80％以下，端部的空隙率ve为1.00％以下。
[0010]上述中央部的密度dc为3.120g/cm3以上，上述端部的密度de为3.160g/cm3以上，上述中央部的空隙率vc与上述端部的空隙率ve的比ve/vc可以为0.50以上。
[0011]上述中央部的密度dc为3.140g/cm3以上，上述端部的密度de为3.160g/cm3以上，上述中央部的空隙率vc可以为1.3％以下。
[0012]氮化硅烧结基板的由达到10pC的放电电荷量时的电压值定义的局部放电起始电压可以为4.0kV以上。
[0013]氮化硅烧结基板的由达到10pC的放电电荷量时的电压值定义的局部放电起始电压可以为5.0kV以上。
[0014]氮化硅烧结基板可以具有0.15mm以上2.0mm以下的厚度。
[0015]上述主面可以具有1边为250mm的正方形或比其小的形状。
[0016]氮化硅烧结基板的碳含量可以为0.20质量％以下。
[0017]氮化硅烧结基板的上述主面可以具有比150mm
×
170mm的长方形更大的形状。
[0018]本专利技术的一个实施方式的多个氮化硅烧结基板片从上述任意处所记载的氮化硅烧结基板分割。
[0019]本专利技术的一个实施方式的回路基板是使用上述任意处所记载的氮化硅烧结基板
的回路基板，具有8.0kV以上的绝缘击穿耐受电压和6以上的绝缘击穿耐受电压的威布尔系数。
[0020]上述主面可以具有1边为220mm的正方形或比其小的形状，具有10以上的绝缘击穿耐受电压的威布尔系数。
[0021]本专利技术的一个实施方式的氮化硅烧结基板的制造方法包括：混合80质量％以上98.3质量％以下的Si3N4粉末、以氧化物换算计为0.7质量％以上10质量％以下的Mg化合物粉末和以氧化物换算计为1质量％以上10质量％以下的至少1种稀土元素的化合物粉末，得到混合粉末的工序a；将上述混合粉末制成浆料并成型为多个生片的工序b；将上述多个生片隔着氮化硼粉末层叠层，得到叠层组装体的工序c；和将上述叠层组装体配置于烧结炉内并对上述叠层组装体进行烧结的工序d，在上述工序c中，上述氮化硼粉末层的厚度为3μm以上20μm以下，上述工序d包括：在80Pa以下的真空气氛下，保持900℃以上1300℃以下的气氛温度，从上述生片中除去碳的工序d1；和上述工序d1之后，在氮气氛下，以1600℃以上2000℃以下的气氛温度使上述生片烧结的工序d2。
[0022]本专利技术的其他的实施方式的氮化硅烧结基板的制造方法包括：混合以Si3N4换算计为80质量％以上98.3质量％以下的Si粉末或Si粉末和Si3N4粉末、以氧化物换算计为0.7质量％以上10质量％以下的Mg化合物粉末以及以氧化物换算计为1质量％以上10质量％以下的至少1种稀土元素的化合物粉末，得到混合粉末的工序a；将上述混合粉末制成浆料并成型为多个生片的工序b；将上述多个生片隔着氮化硼粉末层叠层，得到叠层组装体的工序c；和将上述叠层组装体配置于烧结炉内并对上述叠层组装体进行烧结的工序d，在上述工序c中，上述氮化硼粉末层的厚度为3μm以上20μm以下，上述工序d包括：在80Pa以下的真空气氛下，保持900℃以上1300℃以下的气氛温度，从上述生片中除去碳的工序d1；上述工序d1之后，在氮气氛下，以1350℃以上1450℃以下的气氛温度使上述生片中的上述Si粉末氮化的工序d2；和上述工序d2之后，在氮气氛下，以1600℃以上2000℃以下的气氛温度使上述生片烧结的工序d3。
[0023]氮化硅烧结基板具有比1边为120mm的正方形更大的形状的主面。上述主面可以具有比150mm
×
170mm的长方形更大的形状的主面。上述主面还可以具有1边为250mm的正方形或比其小的形状。
[0024]专利技术效果
[0025]利用本专利技术的氮化硅烧结基板及其制造方法，可以得到大型且高绝缘可靠性的氮化硅烧结基板。
附图说明
[0026]图1(a)是表示本实施方式的氮化硅烧结基板的一个例子的立体图，(b)是表示氮化硅烧结基板与(a)所示的氮化硅烧结基板的关系的图。
[0027]图2(a)和(b)是对氮化硅烧结基板的中央部和端部的定义进行说明的图。
[0028]图3是表示用于测定局部放电电压的测定系统的示意图。
[0029]图4(a)和(b)是表示用于求出耐受电压的试验片的形状的俯视图和截面图。
[0030]图5A是表示本实施方式的氮化硅烧结基板的制造方法的一个例子的流程图。
[0031]图5B是表示本实施方式的氮化硅烧结基板的制造方法的其他的例子的流程图。
[0032]图6是表示具有多个生片的叠层组装体的截面图。
[0033]图7是表示在叠层组装体的上表面配置压板的情形的截面图。
[0034]图8是表示将载置有压板的叠层组装体配置于双层结构的容器内的多段框体的情形的截面图。
[0035]图9是表示在内侧容器和外侧容器的底板上隔着载置板载置一个叠层组装体的状态的截面图。
[0036]图10是表示在图9所示的载置板上隔着纵框部件再配置一个载置板并在其上载置第二个叠层组装体的状态的截面图。
[0037]图11A是表示本实施方式的氮化硅烧结基板的制造方法中的烧结工序的温度分布的一个例子的图。
[0038]图11B是表示本实施方式的氮化硅烧结基板的制造方法中的烧结工序的温度分布的其他的例子的图。
[0039]图12是表示实施例1～28、参考例51、52和比较例53～55的氮化硅烧结基板的空隙率与碳含量的关系的图。
[0040]图13(a)和(b)是分别表示实施例1、3、5、10、12、14和参考例51、52的氮化硅烧本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种氮化硅烧结基板的制造方法，其特征在于，包括：混合80质量％以上98.3质量％以下的Si3N4粉末、以氧化物换算计为0.7质量％以上10质量％以下的Mg化合物粉末和以氧化物换算计为1质量％以上10质量％以下的至少1种稀土元素的化合物粉末，得到混合粉末的工序a；将所述混合粉末制成浆料并成型为多个生片的工序b；将所述多个生片隔着氮化硼粉末层叠层，得到叠层组装体的工序c；和将所述叠层组装体配置于烧结炉内并对所述叠层组装体进行烧结的工序d，在所述工序c中，所述氮化硼粉末层的厚度为3μm以上20μm以下，所述工序d包括：在80Pa以下的真空气氛下，保持900℃以上1300℃以下的气氛温度，从所述生片中除去碳的工序d1；和所述工序d1之后，在氮气氛下，以1600℃以上2000℃以下的气氛温度使所述生片烧结的工序d2。2.一种氮化硅烧结基板的制造方法，其特征在于，包括：混合以Si3N4换算计为80质量％以上98.3质量％以下的Si粉末或Si粉末和Si3N4粉末、以氧化物换算计为0.7质量％以上10质量％以下的Mg化合物粉末以及以氧化物换算计为1质量％以上10质量％以下的至少1种稀土元素的化合...

【专利技术属性】
技术研发人员：今村寿之，藤田卓，加贺洋一郎，手岛博幸，滨吉繁幸，
申请(专利权)人：日立金属株式会社，
类型：发明
国别省市：