三维电路模组及其制造方法技术

公开了一种三维电路模组及其制造方法，其通过一体化固化成型获得三维电路模组的第一电路组件，将第一电路组件的在不同面延伸的第一主板和第一侧板一体化固化成型，保障了电路组件的弯折区域的结构强度，进而保障了三维电路的连接可靠性，且不同面的电路连接无额外焊接的焊点电阻带来的损耗，有效提升了电路效能。能。能。

【技术实现步骤摘要】
三维电路模组及其制造方法


[0001]本专利技术涉及集成电路
，具体地，涉及三维电路模组及其制造方法。

技术介绍

[0002]现在的主流三维电路模组为PCB(Printed Circuit Board，印制电路组件，又称印刷线路板)，其上下表面均可以放置电子器件，以提高面积利用率，随着电子设备的功能拓展，需求的电路结构越来越多，对应需要更大的PCB板，但PCB板尺寸的提升将占用更大的面积，不利于设备的小型化。
[0003]通过在侧面设置PCB，以在侧面设置电子器件，形成三维电路结构，增大电路的有效表面积，从而在单位体积内可以放置更多的器件，有助于提高电路的功率密度。
[0004]在现有技术中，通过锡焊焊接拼接不同面的PCB，以实现三维电路的不同面的PCB的连接，但其焊点的电阻较大，会带来不必要的损耗，降低系统效能。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的在于提供一种三维电路模组及其制造方法，从而实现三维电路的不同面电路结构的低阻连接，降低连接损耗，提升三维电路的系统效能。
[0006]根据本专利技术的一方面，提供一种三维电路模组，包括：
[0007]多个电路组件，所述多个电路组件之间通过元器件连接或通过介质结构耦合，其中，
[0008]所述多个电路组件包括至少一个第一电路组件，所述第一电路组件包括位于不同面的第一主板和至少一个第一侧板，所述第一电路组件的第一主板和至少一个第一侧板通过一体化固化成型获得。
[0009]可选地，所述多个电路组件还包括：
[0010]至少一个第二电路组件，所述第二电路组件包括第二主板。
[0011]可选地，所述第一电路组件的所述第一主板与所述至少一个第一侧板之间的弯折区域包括弧形结构和折角结构中的至少一种。
[0012]可选地，所述多个电路组件中的至少一个为单层板或多层板。
[0013]可选地，所述多个电路组件还包括：
[0014]至少一个第三电路组件，包括位于不同层的至少两个第三主板以及连接所述至少两个第三主板的中间连接件，
[0015]其中，所述第三电路组件的至少两个第三主板和中间连接件通过一体化固化成型获得。
[0016]可选地，所述第三电路组件中至少两个第三主板和中间连接件之间的弯折区域包括弧形结构和折角结构中的至少一种。
[0017]可选地，所述介质结构包括磁芯、绝缘层中的至少一种。
[0018]可选地，所述多个电路组件的板材包括金属材料、磁性材料、绝缘材料中的至少一
种。
[0019]根据本专利技术的另一方面，提供一种三维电路模组的制造方法，包括：
[0020]提供第一模具，所述第一模具包括外壳、内芯以及形成于所述外壳和内芯之间的至少一个夹缝，其中，所述夹缝包括连通的第一缝隙和至少一个第二缝隙，所述第一缝隙和所述至少一个第二缝隙位于不同的延伸面；
[0021]向所述至少一个夹缝填入介质材料；
[0022]以及，在所述介质材料固化后，去除所述第一模具，以得到第一电路组件，所述第一电路组件包括位于不同面的第一主板和至少一个第一侧板。
[0023]可选地，所述夹缝还包括第三缝隙，在所述第三缝隙中填入所述介质材料，以在所述介质材料固化后得到第二电路组件的第二主板，所述第二主板与所述第一电路组件通过元器件连接或通过介质结构耦合。
[0024]可选地，所述第一模具还包括：
[0025]突出结构，设置在所述至少一个夹缝侧壁的所述第一模具上，且所述突出结构的突出高度与所述至少一个夹缝的厚度一致或厚度差渐变。
[0026]可选地，在向所述至少一个夹缝填入介质材料的步骤中，通过向所述至少一个夹缝注入流动态介质材料并固化获得所述第一电路组件。
[0027]可选地，所述介质材料包括流动态金属材料、绝缘材料、磁粉末中的至少一种。
[0028]可选地，所述介质材料包括流动态金属材料，注入的流动态金属包括至少一种。
[0029]可选地，在向所述至少一个夹缝填入介质材料的步骤中还包括：
[0030]向所述至少一个夹缝注入不同的流动态金属材料。
[0031]可选地，所述第一模具还包括：
[0032]内芯壁，用于将所述至少一个夹缝分隔为内外结构。
[0033]可选地，所述内芯壁还包括通孔，以使位于所述内芯壁内侧和外侧的夹缝通过所述通孔连通。
[0034]可选地，在所述在所述至少一个夹缝中形成固化的金属的步骤中，通过在所述第一模具表面电镀金属材料获得所述第一电路组件。
[0035]可选地，所述至少一个夹缝中的至少一个缝隙所处的面为平面或曲面。
[0036]可选地，所述第一模具还包括贯穿所述内芯的第三缝隙，以连通位于所述内芯的相对面的至少两个缝隙。
[0037]根据本专利技术的再一方面，提供一种三维电路模组的制造方法，包括：
[0038]提供第二模具，所述第二模具具有连接的第一延伸面和至少一个第二延伸面；
[0039]在所述第二模具的第一延伸面和至少一个第二延伸面上沉积多层金属；
[0040]以及，对所述多层金属进行结构修整和定型处理，以得到第一电路组件。
[0041]可选地，在对所述多层金属进行结构修整和定型处理之前，还在所述多层金属上电镀一层顶层金属。
[0042]可选地，所述第二模具还具有第三延伸面；
[0043]所述三维电路模组的制造方法还包括在所述第三延伸面上沉积多层金属，并对所述第三延伸面上沉积的多层金属进行结构修整和定型处理，以得到第二电路组件，所述第二电路组件与所述第一电路组件通过元器件连接或通过介质层耦合。
[0044]可选地，所述第二模具还包括与所述第三延伸面连接的至少一个第四延伸面；
[0045]所述三维电路模组的制造方法还包括在所述至少一个第四延伸面上沉积多层金属，并对所述至少一个第四延伸面上沉积的多层金属进行压结构修整和定型处理，以得到第二电路组件的至少一个侧板。
[0046]可选地，所述第二模具的各延伸面中的至少一个为平面或曲面。
[0047]本专利技术提供的三维电路模组及其制造方法通过一体化固化成型获得三维电路模组的第一电路组件，将第一电路组件的在不同面延伸的第一主板和第一侧板一体化固化成型，保障了电路组件的弯折区域的结构强度，进而保障了三维电路的连接可靠性，且不同面的电路连接无额外焊接的焊点电阻带来的损耗，有效提升了电路效能。
附图说明
[0048]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0049]图1示出了根据本专利技术实施例的三维电路模组的部分结构示意图；
[0050]图2A、图2B、图2C示出了根据本专利技术实施例的三维电路模组一种载体模具的结构示意图；
[0051]图3A、图3B示出了根据本专利技术实施例的三维电路模组的一种载体模具的结构示意图；
...

【技术保护点】

【技术特征摘要】
1.一种三维电路模组，包括：多个电路组件，所述多个电路组件之间通过元器件连接或通过介质结构耦合，其中，所述多个电路组件包括至少一个第一电路组件，所述第一电路组件包括位于不同面的第一主板和至少一个第一侧板，所述第一电路组件的第一主板和至少一个第一侧板通过一体化固化成型获得。2.根据权利要求1所述的三维电路模组，其中，所述多个电路组件还包括：至少一个第二电路组件，所述第二电路组件包括第二主板。3.根据权利要求1所述的三维电路模组，其中，所述第一电路组件的所述第一主板与所述至少一个第一侧板之间的弯折区域包括弧形结构和折角结构中的至少一种。4.根据权利要求1所述的三维电路模组，其中，所述多个电路组件中的至少一个为单层板或多层板。5.根据权利要求1所述的三维电路模组，其中，所述多个电路组件还包括：至少一个第三电路组件，包括位于不同层的至少两个第三主板以及连接所述至少两个第三主板的中间连接件，其中，所述第三电路组件的至少两个第三主板和中间连接件通过一体化固化成型获得。6.根据权利要求5所述的三维电路模组，其中，所述第三电路组件中至少两个第三主板和中间连接件之间的弯折区域包括弧形结构和折角结构中的至少一种。7.根据权利要求1所述的三维电路模组，其中，所述介质结构包括磁芯、绝缘层中的至少一种。8.根据权利要求1所述的三维电路模组，其中，所述多个电路组件的板材包括金属材料、磁性材料、绝缘材料中的至少一种。9.一种三维电路模组的制造方法，包括：提供第一模具，所述第一模具包括外壳、内芯以及形成于所述外壳和内芯之间的至少一个夹缝，其中，所述夹缝包括连通的第一缝隙和至少一个第二缝隙，所述第一缝隙和所述至少一个第二缝隙位于不同的延伸面；向所述至少一个夹缝填入介质材料；以及，在所述介质材料固化后，去除所述第一模具，以得到第一电路组件，所述第一电路组件包括位于不同面的第一主板和至少一个第一侧板。10.根据权利要求9所述的三维电路模组的制造方法，其中，所述夹缝还包括第三缝隙，在所述第三缝隙中填入所述介质材料，以在所述介质材料固化后得到第二电路组件的第二主板，所述第二主板与所述第一电路组件通过元器件连接或通过介质结构耦合。11.根据权利要求9所述的三维电路模组的制造方法，其中，所述第一模具还包括：突出结构，设置在所述至少一个夹缝侧壁的所述第一模具上，且所述突出结构的突出高度与所述至少一个夹缝的厚度一致或厚度差渐变。12.根据权利要求8所述的三维电路模组的制造方法，其中，
在向所述至少一个夹缝填入介质材料的步骤中，通过向所述至少一个夹缝注入流动态介质材料并固...

【专利技术属性】
技术研发人员：范高，赵晨，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：