单芯片系统技术方案

本发明专利技术涉及一种单芯片系统，包含第一、第二中央处理器与第一、第二紧密耦合存储器。该第一中央处理器包含第一核心电路、第一一级存储器接口及第一二级存储器接口。该第一紧密耦合存储器直接耦接于该第一一级存储器接口且包含第一信箱。该第二中央处理器包含有第二核心电路、第二一级存储器接口及第二二级存储器接口。该第二紧密耦合存储器直接耦接该第二一级存储器接口且包含第二信箱。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱发送一命令时，该第二核心电路直接从该第二信箱中读取该命令，而无需经过该第二二级存储器接口。口。口。

【技术实现步骤摘要】
单芯片系统


[0001]本专利技术有关于一种包含有多个中央处理器(central processing unit,CPU)的单芯片系统(system on chip,SoC)。

技术介绍

[0002]在包含有多个中央处理器的传统单芯片系统中，每个中央处理器具有其自己的信箱，用于接收来自其他中央处理器的讯息或命令。以具有进阶精简指令集机器(Advanced RISC Machine,ARM)结构的单芯片系统为例，中央处理器可藉由一高级可扩展接口(advanced extensible interface,AXI)导线相互通信，该中央处理器和其自己的信箱之间的一接口是一高级高性能总线(advanced high performance bus,AHB)，且该中央处理器需通过该高级高性能总线桥接器来与该信箱及/或其他周边暂存器/存储器进行通信。在上述结构中，当第一中央处理器通过该高级可扩展接口互连电路来向第二中央处理器的信箱发送一讯息，且该信箱向该第二中央处理器发送中断信号以通知该第二中央处理器读取该讯息时，该第二中央处理器需通过需要接口转换的高级高性能总线桥接器来向该信箱发送读取命令，并且该高级高性能总线桥接器中的接口转换便意味着更长的信号延迟，也就是说，在多个中央处理器之间频繁通信的情况下，单芯片系统的低效率可能会十分明显。

技术实现思路

[0003]因此，本专利技术的目的之一在于提供一种单芯片系统，其在一级存储器系统中设计信箱，以解决上述提到的问题。
[0004]根据本专利技术的一实施例，揭露了一种单芯片系统，其包含有一第一中央处理器、一第一紧密耦合存储器、一第二中央处理器以及一第二紧密耦合存储器。该第一中央处理器包含有一第一核心电路、一第一一级存储器接口以及一第一二级存储器接口。该第一紧密耦合存储器是直接耦合于该第一一级存储器接口，且该第一紧密耦合存储器包含有一第一信箱。该第二中央处理器包含有一第二核心电路、一第二一级存储器接口以及一第二二级存储器接口。
[0005]该第二紧密耦合存储器是直接耦合于该第二一级存储器接口，且该第二紧密耦合存储器包含有一第二信箱。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱发送一命令时，该第二核心电路直接从该第二信箱中读取该命令，而无需经过该第二二级存储器接口。
[0006]根据本专利技术的另一实施例，揭露了一种单芯片系统，其包含有一第一中央处理器、一第一紧密耦合存储器、一第二中央处理器、一第二紧密耦合存储器以及一快闪存储器控制器。该第一中央处理器包含有一第一核心电路、一第一一级存储器接口以及一第一二级存储器接口。该第一紧密耦合存储器是直接耦合于该第一一级存储器接口，且该第一紧密耦合存储器包含有一第一信箱。该第二中央处理器包含有一第二核心电路、一第二一级存储器接口以及一第二二级存储器接口。该第二紧密耦合存储器是直接耦合于该第二一级存
储器接口，且该第二紧密耦合存储器包含有一第二信箱。该快闪存储器控制器是用来存取一单芯片系统外部的快闪存储器模块。当该第一中央处理器向该第二紧密耦合存储器中的第二信箱传送一存取命令时，该第二核心电路直接从该第二信箱中读取该存取命令，而无需经过第二二级存储器接口；且该第二核心电路另向该快闪存储器控制器传送对应该存取命令之一命令，以控制该快闪存储器控制器来存取该快闪存储器模块。
附图说明
[0007]图1为依据本专利技术一实施例的单芯片系统的示意图。
[0008]图2为依据本专利技术一实施例的图1所示的核心电路的操作的流程图。
[0009]图3为依据本专利技术另一实施例的单芯片系统的示意图。
[0010]图4为依据本专利技术一实施例的图3所示的核心电路的操作的流程图。
[0011]图5为依据本专利技术另一实施例的单芯片系统的示意图。
[0012]【符号说明】
[0013]100,300,500:单芯片系统
[0014]102,302:高级可扩展接口互连电路
[0015]110,120,310,320,510,520:中央处理器
[0016]112,122,312,322:核心电路
[0017]114,124,314,324:一级存储器接口
[0018]116,126,316,326:二级存储器接口
[0019]118,128,318,328:A紧密耦合存储器和B紧密耦合存储器
[0020]119,129,319,329:信箱
[0021]141,151,341,351:高级高性能总线至暂存器的桥接器(解码器)
[0022]142,152,342,352:周边暂存器
[0023]200～210,400～416:步骤
[0024]304:服务提供者接口加载器
[0025]306:电子抹除式可复写只读存储器
[0026]502:主机
[0027]504:动态随机存取存储器
[0028]506:快闪存储器模块
[0029]530:快闪存储器控制器
具体实施方式
[0030]以下实施方式和专利技术申请专利范围中使用某些术语来指代特定系统组件。如本领域技术人员可以理解的，制造商可以用不同的名称来指代一组件。本文件无意区分名称不同但功能相同的组件。在以下实施方式以及专利技术申请专利范围中，术语“包含有”以开放式方式使用，因此应解释为“包含但不限于
…”
。术语“耦接”旨在表示间接或直接的电连接。因此，如果一第一设备耦合于一第二设备，则该连接可以是通过一直接电连接，或通过经由其他设备和连接的一间接电连接。
[0031]图1为依据本专利技术一实施例的单芯片系统的示意图。如图1所示，单芯片系统100包
含有一中央处理器110、包含有名为A紧密耦合存储器(ATCM)和B紧密耦合存储器(BTCM)的一存储器空间118和一信箱119的一紧密耦合存储器(tightly
‑
coupled memory,TCM)、一高级高性能总线至暂存器的桥接器(解码器)141以及周边暂存器142，其中中央处理器110包含有一核心电路112、一一级存储器接口(level one memory interface)114以及一二级存储器接口(level two memory interface)116，此外，单芯片系统110另包含有一中央处理器120、一紧密耦合存储器(其包含有名为A紧密耦合存储器和B紧密耦合存储器的一存储器空间128和一信箱129)、一高级高性能总线至暂存器的桥接器(解码器)151以及周边暂存器152，其中中央处理器120包含有一核心电路122、一一级存储器接口124以及一二级存储器接口126。在本实施例中，紧密耦合存储器旨在提供低延迟内存给处理器使用，而不会具有快取的不可预测性，且核心电路112/122可以通过一级存储器接口114/124直接存取紧密耦合存储器，而无需通过二级存储器接口116/126。在一实施例中，紧密耦合存储器可以内建于中央处理器110/120本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单芯片系统，包含有：一第一中央处理器，其中该第一中央处理器包含有一第一核心电路、一第一一级存储器接口以及一第一二级存储器接口；一第一紧密耦合存储器，其中该第一紧密耦合存储器是直接耦接于该第一一级存储器接口，且该第一紧密耦合存储器包含有一第一信箱；一第二中央处理器，其中该第二中央处理器包含有一第二核心电路、一第二一级存储器接口以及一第二二级存储器接口；以及一第二紧密耦合存储器，其中该第二紧密耦合存储器是直接耦接于该第二一级存储器接口，且该第二紧密耦合存储器包含有一第二信箱；其中当该第一中央处理器向该第二紧密耦合存储器中的该第二信箱发送一命令时，该第二核心电路直接从该第二信箱中读取该命令，而无需经过该第二二级存储器接口。2.如权利要求1所述的单芯片系统，其特征在于，该单芯片系统另包含有一总线，用于该第一中央处理器和该第二中央处理器之间通信，该第二核心电路需经由该第二二级存储器接口存取该总线，且该第二一级存储器接口不直接耦接于该总线；并且该第二二级存储器接口在数据通过时执行一通信协定转换，且该第二一级存储器接口在该第二核心电路读取该第二信箱时不执行任何通信协定转换。3.如权利要求2所述的单芯片系统，其特征在于，该第二信箱是耦接于该总线，且该第一中央处理器发送该命令至该第二紧密耦合存储器内的该第二信箱，而不经过该第二一级存储器接口和该第二二级存储器接口。4.如权利要求2所述的单芯片系统，其特征在于，该第一中央处理器经由该第二一级存储器接口和该第二二级存储器接口来将该命令传送至该第二紧密耦合存储器内的该第二信箱。5.如权利要求4所述的单芯片系统，其特征在于，该第二信箱不直接耦接于该总线。6.如权利要求5所述的单芯片系统，其特征在于，当该单芯片系统的电源开启时，一加载器从一只读存储器中读取程序码，且将该程序码写入该第一紧密耦合存储器和该第二紧密耦合存储器中，以完成该单芯片系统之一初始化步骤；并且于该初始化步骤完成后，该加载器不使用该总线，且该第一中央处理器经由先前由该加载器、该第二二级存储器接口和该第二一级存储器接口所占用之该总线之一接口来将该命令传送至该第二紧密耦合存储器中的该第二信箱。7.一种单芯片系统，包含有：一第一中央处理器，其中该第一中央处理器包含有一第一核心电路，一第一一级存储器接口以及一第一二级存储器...

【专利技术属性】
技术研发人员：李安邦，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：