SPAD像素制造技术

本公开的实施例涉及SPAD像素。一种电子器件包括具有SPAD的第一级、具有用于所述SPAD的猝灭电路的第二级、以及具有用于处理由所述SPAD生成的数据的电路的第三级的堆叠。一种用于制造该器件的方法包括：a)形成第一级；b)通过分子键合在第一级上键合包括半导体层的层的堆叠；以及c)在半导体层中形成第二级的猝灭电路。电路。电路。

【技术实现步骤摘要】
SPAD像素
[0001]优先权要求
[0002]本申请要求在2020年10月12日提交的法国专利2010400号申请的优先权权益，其内容通过引用以法律允许的最大程度整体并入本文。


[0003]本公开涉及电子器件，并且更具体地涉及包括基于SPAD的像素的器件及其制造方法。

技术介绍

[0004]光电二极管是一种半导体组件，具有捕获光域中的辐射并将该辐射转换成电信号的能力。
[0005]单光子雪崩二极管或SPAD是光电二极管。SPAD是在击穿电压以上工作的雪崩光电二极管，并且到达倍增区域的光子可单独开始雪崩并导致结的击穿。
[0006]需要具有比当前SPAD像素更小的表面积的SPAD像素。

技术实现思路

[0007]本文的实施例克服了已知SPAD像素的全部或部分缺点。
[0008]一个实施例提供了一种制造电子器件的方法，所述电子器件包括第一级、第二级和第三级的堆叠，所述第一级包括SPAD，所述第二级包括用于所述SPAD的猝灭电路，所述第三级包括用于处理由所述 SPAD生成的数据的电路，所述方法包括：a)形成第一级；b)通过分子键合，在第一级上键合包括半导体层的层的堆叠；以及c)在半导体层中形成第二级的猝灭电路。
[0009]根据实施例，第二级和第三级通过混合键合而键合。
[0010]根据实施例，在步骤b)之后，蚀刻半导体层以形成多个不同区域。
[0011]根据实施例，该方法包括形成第三级的步骤，该步骤包括：在衬底内部和顶部形成晶体管；形成第一互连网络和形成第一暴露金属焊盘。
[0012]根据实施例，该方法包括，在步骤c)之后，在猝灭电路上形成第二互连网络，并且在第二级的与第一级相对的侧面上形成第二暴露金属焊盘的步骤。
[0013]根据实施例，在第二级和第三级的键合期间，第一和第二焊盘能够被布置成接触放置。
[0014]根据实施例，第一级的表面覆盖有由绝缘材料构成的第一层，并且形成层的堆叠包括在SOI结构上形成由所述绝缘材料构成的第二层的步骤，通过将第一绝缘层和第二绝缘层放置成接触来执行分子键合。
[0015]根据实施例，该方法包括在SOI结构和第二绝缘层之间形成导电层，该导电层形成接地平面。
[0016]另一实施例提供了一种电子器件，电子器件包括第一级、第二级和第三电路的堆
叠，所述第一级包括SPAD，所述第二级包括用于所述SPAD的猝灭电路，所述第三电路包括用于处理由所述SPAD生成的数据的电路，其中，第一级通过分子键合而被键合到第二级，并且第二级通过混合键合而被键合到第三级。
[0017]根据实施例，第一级包括单个SPAD。
[0018]根据实施例，第一级不包括SPAD以外的电子组件。
[0019]根据实施例，第二级仅包括猝灭电路。
附图说明
[0020]将在以下参照附图对以例示和非限制性的方式给出的具体实施例的描述中详细描述上述特征和优点以及其他特征和优点，在附图中：
[0021]图1示出SPAD像素的示例；
[0022]图2非常示意性地示出SPAD像素的实施例；
[0023]图3示出SPAD像素的一部分的示例；
[0024]图4是示意性地示出SPAD像素的实施例的横截面视图；
[0025]图5是示意性地示出SPAD像素的另一实施例的横截面视图；
[0026]图6A示出制造图5的实施例的方法的步骤；
[0027]图6B示出制造图5的实施例的方法的另一步骤；
[0028]图6C示出制造图5的实施例的方法的另一步骤；
[0029]图6D示出制造图5的实施例的方法的另一步骤；
[0030]图6E示出制造图5的实施例的方法的另一步骤；
[0031]图6F示出制造图5的实施例的方法的另一步骤；
[0032]图6G示出制造图5的实施例的方法的另一步骤；以及
[0033]图6H示出制造图5的实施例的方法的另一步骤。
具体实施方式
[0034]在各个附图中，相同的特征由相同的附图标记表示。尤其，在各种实施例中共同的结构特征和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构特性、尺寸特性和材料特性。
[0035]为了清楚起见，仅详细例示和描述了对理解本文所述的实施例有用的步骤和元件。
[0036]除非另外指出，当提及两个元件连接在一起时，这表示没有除了导体外的任何中间元件的直接连接，并且当提及两个元件耦联在一起时，这表示这两个元件可以连接或者它们可以通过一个或多个其他元件耦联。
[0037]在以下公开中，除非另有指定，当提及绝对位置限定词时，例如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等，或者提及相对位置限定词时，例如术语“上方”、“下方”、“较高”、“较低”等，或者提及取向限定词时，例如“水平”、“垂直”等，则参考图中所示的取向。
[0038]除非另有指定，表述“约”、“近似”、“基本”和“以
…
的数量级”表示在10％内，并且优选在5％内。
[0039]图1示出SPAD像素10的示例。
[0040]像素10包括SPAD电路102、SPAD电路被配置成在检测到光子时开始雪崩。电路102优选地包括单个SPAD。
[0041]像素10还包括猝灭电路104(QU)。电路104被配置成检测流过光电二极管的电流，并且通过将结的偏置降低到击穿电压以下而将光电二极管关断。然后，电路104通过重新施加初始电压来对结进行再充电，从而能够检测新的光子。
[0042]电路104包括模拟组件。因此，电路104包括诸如晶体管、电阻元件、电容元件等的组件。
[0043]像素10还包括电路106(DIG)，例如用于处理SPAD产生的信息。该电路优选地是包括晶体管的数字电路，优选地仅由晶体管形成。
[0044]电路104是模拟电路，该电路的组成使其小型化比电路106的小型化更复杂。因此，像素10的表面积减小特别受限于SPAD和电路 104的尺寸的总和、换句话说面积。
[0045]图2非常示意性地示出SPAD像素20的实施例。
[0046]与图1的像素10一样，像素包括SPAD电路102、猝灭电路104 (QU)和用于处理所获得的信息的电路106(DIG)。
[0047]在图2的实施例中，SPAD电路102以及电路104和106彼此堆叠。因此，电路102位于电路104上，并且电路104位于电路106上。
[0048]像素20因此包括三个堆叠的级。堆叠的较高级是仅包括SPAD 电路102的级。较低级是包括、优选只包括用于处理SPAD产生的信息的电路106的级。处于较高级和较低级之间的中间级优选仅包括猝灭电路104。因此，猝灭电路的组件不处于较高级102或较低级106 中。类似地，电路106的元件不处于较高级或中间级中。
[0049]优选地，较高级包括单个S本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造电子器件的方法，所述电子器件包括第一级、第二级和第三级的堆叠，所述第一级包括SPAD，所述第二级包括用于所述SPAD的猝灭电路，所述第三级包括用于处理由所述SPAD生成的数据的电路，所述方法包括：a)利用所述SPAD形成第一级；b)通过分子键合，在所述第一级上键合包括半导体层的层的堆叠；以及c)在所述半导体层中形成所述第二级的所述猝灭电路。2.根据权利要求1所述的方法，其中所述第二级和所述第三级通过混合键合而键合。3.根据权利要求1所述的方法，其中在步骤b)之后，蚀刻所述半导体层以形成多个不同的区域。4.根据权利要求1所述的方法，包括通过以下项形成所述第三级：在衬底的内部和衬底的顶部形成晶体管；形成第一互连网络；并且形成第一暴露金属焊盘。5.根据权利要求4所述的方法，在步骤c)之后包括：在所述猝灭电路上形成第二互连网络；并且在所述第二级的与所述第一级相对的侧面上形成第二暴露金属焊盘。6.根据权利要求5所述的方法，还包括：在所述第二级与所述第三级的所述键合期间，将所述第一焊盘与所述第二焊盘布置成接触放置。7.根据权利要求1所述的方法，其中所述第一级的表面覆...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体克洛尔二公司，
类型：发明
国别省市：