晶体管和包含所述晶体管的功率放大器制造技术

本公开涉及晶体管和包含所述晶体管的功率放大器。一种半导体装置包括具有前侧的管芯主体和具有形成于管芯主体中的有源区域的晶体管，有源区域由外周边限界。互连结构形成于管芯主体的前侧上且包含限定第一触点、第二触点和第三触点的图案化导电材料，第一触点、第二触点和第三触点分别电耦合到晶体管的有源区域内的第一子区、第二子区和第三子区。前侧输入/输出(I/O)接口形成于互连结构的外部部分中。前侧I/O接口包含第一接触衬垫、第二接触衬垫和第三接触衬垫，第一接触衬垫电连接到第一触点，第二接触衬垫电连接到第二触点，并且第三接触衬垫电连接到第三触点，其中第三接触衬垫定位在上覆于晶体管的有源区域的位置处。衬垫定位在上覆于晶体管的有源区域的位置处。衬垫定位在上覆于晶体管的有源区域的位置处。

【技术实现步骤摘要】
晶体管和包含所述晶体管的功率放大器


[0001]本专利技术大体上涉及半导体装置。更具体地，本专利技术涉及具有具备倒装芯片拓扑的晶体管的功率放大器。

技术介绍

[0002]功率放大器通常包括模块基板和至少一个射频(RF)功率管芯，所述RF功率管芯以直立或非倒置朝向安装到模块基板。所述模块基板可以是例如印刷电路板(PCB)、陶瓷基板或具有与RF功率管芯电互连的导电布线特征的另一基板。给定功率放大器可以包含单个RF功率管芯或多个RF功率管芯以及任何数目个其它微电子部件，例如离散放置的电容器和电阻器。
[0003]通过常规设计，RF功率管芯通常包括充当RF功率管芯的背侧触点(例如，接地)的金属化背侧，所述金属化背侧电耦合到集成到管芯中的晶体管电路的对应端。例如，就场效应晶体管(FET)而言，FET的源极端可以经由此背侧触点电耦合到接地。与晶体管的其它端(例如，就FET而言的栅极端和漏极端)的触点可以形成为定位在RF功率管芯的前侧上的输入和输出键合衬垫，并且具体地，形成在形成于管芯主体前侧上的多层系统的外部端表面中。当安装在给定系统(例如，功率放大器)内时，引线键合可以形成于前侧输入和输出键合衬垫与模块基板的对应电布线特征之间，以完成RF功率管芯的电互连。

技术实现思路

[0004]在所附权利要求书中限定本公开的各方面。
[0005]在第一方面中，提供一种半导体装置，包括：管芯主体，所述管芯主体具有前侧；晶体管，所述晶体管具有形成于所述管芯主体中的有源区域，所述有源区域由外周边限界；互连结构，所述互连结构形成于所述管芯主体的所述前侧上，所述互连结构包含限定第一触点、第二触点和第三触点的图案化导电材料，所述第一触点、所述第二触点和所述第三触点分别电耦合到所述晶体管的所述有源区域内的第一子区、第二子区和第三子区；以及前侧输入/输出(I/O)接口，所述前侧I/O接口形成于所述互连结构的外部部分中，所述前侧I/O接口包含第一接触衬垫、第二接触衬垫和第三接触衬垫，所述第一接触衬垫电连接到所述第一触点，所述第二接触衬垫电连接到所述第二触点，并且所述第三接触衬垫电连接到所述第三触点，其中所述第三接触衬垫定位在上覆于所述晶体管的所述有源区域的位置处。
[0006]在第二方面中，提供一种功率放大器，所述功率放大器包括具有管芯支撑表面的模块基板和功率管芯。所述功率管芯包括：管芯主体，所述管芯主体具有前侧；场效应晶体管(FET)，所述FET具有形成于所述管芯主体中的有源区域，所述有源区域由外周边限界；互连结构，所述互连结构形成于所述管芯主体的所述前侧上，所述互连结构包含限定栅极电极、漏极电极和源极电极的图案化导电材料，所述栅极电极、所述漏极电极和所述源极电极分别电耦合到所述FET的所述有源区域内的沟道子区、漏极子区和源极子区；前侧输入/输出(I/O)接口，所述前侧I/O接口形成于所述互连结构的外部部分中，所述前侧I/O接口包含
栅极接触衬垫、漏极接触衬垫和源极接触衬垫，所述栅极接触衬垫电连接到所述栅极电极，所述漏极接触衬垫电连接到所述漏极电极，并且所述源极接触衬垫电连接到所述源极电极，其中所述源极衬垫定位在上覆于所述FET的所述有源区域的位置处；以及在所述栅极接触衬垫、所述漏极接触衬垫和所述源极接触衬垫中的每一个上的导电连接元件，所述导电连接元件以倒置朝向耦合所述功率管芯与面向所述模块基板的所述管芯支撑表面的所述栅极接触衬垫、所述漏极接触衬垫和所述源极接触衬垫。
[0007]在第三方面中，提供一种实施功率放大器的方法，包括：提供功率管芯，所述功率管芯包括：具有前侧的管芯主体；具有形成于所述管芯主体中的有源区域的晶体管，所述有源区域由外周边限界；形成于所述管芯主体的所述前侧上的互连结构，所述互连结构包含限定栅极触点、漏极触点和源极触点的图案化导电材料，所述栅极触点、所述漏极触点和所述源极触点分别电耦合到所述晶体管的所述有源区域内的沟道子区、漏极子区和源极子区；以及形成于所述互连结构的外部部分中的前侧输入/输出(I/O)接口，所述前侧I/O接口包含栅极接触衬垫、漏极接触衬垫和源极接触衬垫，所述栅极接触衬垫电连接到所述栅极触点，所述漏极接触衬垫电连接到所述漏极触点，并且所述源极接触衬垫电连接到所述源极触点，其中所述源极接触衬垫定位在上覆于所述晶体管的所述有源区域的位置处；在所述栅极接触衬垫、所述漏极接触衬垫和所述源极接触衬垫中的每一个上形成导电连接元件；以及利用所述导电连接元件以倒置朝向将所述功率管芯耦合到模块基板，其中所述栅极接触衬垫、所述漏极接触衬垫和所述源极接触衬垫面向所述模块基板的管芯支撑表面。
附图说明
[0008]附图用于进一步示出各种实施例并解释根据本专利技术的所有各种原理和优点，在附图中类似的附图标记贯穿不同的视图指代相同的或功能类似的元件，各图不一定按比例绘制，并且附图与下文的具体实施方式一起并入本说明书并且形成本说明书的部分。
[0009]图1示出了共同源极FET装置配置的示意图；
[0010]图2示出了现有技术半导体装置的布局的部分平面视图；
[0011]图3示出了图2的现有技术半导体装置的侧视图；
[0012]图4示出了根据实施例的具有倒装芯片拓扑的半导体装置的简化横截面侧视图；
[0013]图5示出了图4的半导体装置的简化平面视图；
[0014]图6示出了在图5中由虚线框描绘的半导体装置的放大部分的平面视图；
[0015]图7示出了可以并入有半导体装置的较大电子组件(部分地示出)的图4
‑
6的半导体装置的部分等角视图；并且
[0016]图8示出了根据另一实施例的包含具有倒装芯片拓扑的至少一个半导体装置的功率放大器集成电路的平面视图。
具体实施方式
[0017]概括地说，本文中所公开的实施例涉及半导体装置，且更具体地涉及具有倒装芯片拓扑的晶体管装置。晶体管装置的布局使得能够通过前侧输入/输出(I/O)接口互连晶体管输入、输出和源极端。可以利用例如焊球或导电柱等导电连接元件形成包含在管芯的前侧I/O接口中的接触衬垫与模块基板的对应电布线特征之间的电互连，以避免使用引线键
合。晶体管装置的布局使得能够有效利用晶体管指之间的间隙以产生用于源极区的接触衬垫，由此引起紧凑的晶体管。另外，所述拓扑实现源极电流通过图案化导电材料的垂直流动和从管芯主体的前侧延伸穿过互连结构的导电垂直连接，以提供到接地的低阻抗路径。另外，通常接地的源极触点在输入接触衬垫与输出接触衬垫之间的布置可以提供输入与输出之间的有效隔离。此类倒装芯片半导体装置可能非常适合于并入到功率放大器(例如，模块化电子组件)中，所述功率放大器包含用于功率或信号放大目的的至少一个射频(RF)功率管芯。当如此并入时，给定的倒装芯片半导体装置可以倒置朝向安装到印刷电路板(PCB)或陶瓷基板等模块基板，使得半导体装置的前侧I/O接口面向模块基板的管芯支撑表面。
[0018]提供本公开以用实现方式进一步解释根据本专利技术的至少一个实施例。另外提供本公开以加强对本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：管芯主体，所述管芯主体具有前侧；晶体管，所述晶体管具有形成于所述管芯主体中的有源区域，所述有源区域由外周边限界；互连结构，所述互连结构形成于所述管芯主体的所述前侧上，所述互连结构包含限定第一触点、第二触点和第三触点的图案化导电材料，所述第一触点、所述第二触点和所述第三触点分别电耦合到所述晶体管的所述有源区域内的第一子区、第二子区和第三子区；以及前侧输入/输出(I/O)接口，所述前侧I/O接口形成于所述互连结构的外部部分中，所述前侧I/O接口包含第一接触衬垫、第二接触衬垫和第三接触衬垫，所述第一接触衬垫电连接到所述第一触点，所述第二接触衬垫电连接到所述第二触点，并且所述第三接触衬垫电连接到所述第三触点，其中所述第三接触衬垫定位在上覆于所述晶体管的所述有源区域的位置处。2.根据权利要求1所述的半导体装置，其特征在于：所述晶体管包括场效应晶体管(FET)；所述第一子区、所述第二子区和所述第三子区分别包括在所述FET的所述有源区域内的沟道子区、漏极子区和源极子区；所述第一触点、所述第二触点和所述第三触点分别包括栅极电极结构、漏极电极结构和源极电极结构，并且；所述第一接触衬垫、所述第二接触衬垫和所述第三接触衬垫分别包括栅极接触衬垫、漏极接触衬垫和源极接触衬垫。3.根据权利要求1所述的半导体装置，其特征在于，所述晶体管的所述有源区域包括构成所述晶体管的单独沟道的多个有源区，所述有源区中的每一个由无源区间隔开，所述有源区包括所述第一子区、所述第二子区和所述第三子区，所述无源区不包括所述第一子区、所述第二子区和所述第三子区，并且多个所述第三接触衬垫定位成上覆于所述无源区。4.根据权利要求1所述的半导体装置，其特征在于，另外包括在所述第一接触衬垫、所述第二接触衬垫和所述第三接触衬垫中的每一个上的导电连接元件，所述导电连接元件被配置成用于倒装芯片键合到次级结构。5.根据权利要求1所述的半导体装置，其特征在于，所述管芯主体不包括基板通孔。6.根据权利要求1所述的半导体装置，其特征在于，所述第三触点包括将所述第三接触衬垫电连接到所述第三子区的所述图案化导电材料的层和从所述管芯主体的所述前侧延伸穿过所述互连结构的导电垂直连接。7.根据权利要求1所述的半导体装置，其特征在于：所述第一触点包括由所述互连结构的所述图案化导电材料形成的分接互连件，所述分接互连件与所述第一子区和所述第一接触衬垫电接触；所述第二触点包括由所述互连结构的所述图案化导电材料形成的柱，所述柱与所述第二子区和所述第二接触衬垫电接触；并且所述互连结构包括由所述图案化导电材料形成的屏蔽结构，所述屏蔽结构电连接到所述第三触点，并且所述屏蔽结构与所述分接互连件和所述柱电隔离，其中所述屏蔽结构定...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：