受管理存储器系统中的写入缓冲器控制技术方案

在接收到同步高速缓存命令后，检查SRAM写入缓冲器中的有效主机数据大小。如果有效数据大小大于预定值，那么基于单步传送程序将所述SRAM写入缓冲器中的有效主机数据直接刷新到开放MLC块中。然而，如果所述有效主机数据大小小于所述预定值，那么不将所述主机数据刷新到开放MLC块，而是刷新到临时存储位置中以满足同步高速缓存的命令的命令规范。所述主机数据维持在所述SRAM写入缓冲器中，所述SRAM写入缓冲器接收额外数据直到已满。一旦已满，就以单步将所述SRAM写入缓冲器中的所述主机数据传送到开放MLC块。如果所述写入缓冲器中的所述主机数据丢失，那么可从所述临时存储位置恢复所述主机数据。所述主机数据。所述主机数据。

【技术实现步骤摘要】
【国外来华专利技术】受管理存储器系统中的写入缓冲器控制


[0001]本文中所描述的实施例大体上涉及用于在受管理存储器系统中实施以限制写入放大的方式将数据从写入缓冲器刷新到存储阵列的命令的系统和方法，所述写入放大原本可能由此类传送引起。

技术介绍

[0002]通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器需要电力来维持其数据，且包含各种形式的随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等等。非易失性存储器在未通电时可保留存储的数据(在一些情况下可被实施为只读存储器(ROM))，并且可包含一或多种存储技术，例如快闪存储器(例如，NAND或NOR快闪)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、铁电RAM(FeRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)，或3D XPoint
TM
存储器等等。
[0003]存储器阵列或装置可组合在一起以形成存储器系统的存储卷，例如固态驱动器(SSD)、通用快闪存储(UFS
TM
)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMC
TM
)等。SSD尤其可用作计算机的主存储装置，其关于例如性能、大小、重量、坚固性、操作温度范围和电力消耗具有优于具有移动部件的传统硬盘驱动器的优点。举例来说，SSD可具有减少的寻道时间、等待时间或与磁盘驱动器相关联的其它延迟(例如，机电等)。SSD使用例如快闪存储器单元等非易失性存储器单元来避免内部电池电源要求，因此允许驱动器更具通用性且紧凑。
[0004]SSD可包含数个存储器装置，包含数个裸片或逻辑单元(例如，逻辑单元数字或LUN)，且可包含执行操作存储器装置或与外部系统介接的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其上包含数个存储器阵列(存储器装置)和外围电路系统。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在一些实例中，SSD还可包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可与存储器操作相关联地从主机接收命令，所述存储器操作例如在存储器装置与主机之间传送数据(例如，用户数据和相关联完整性数据，例如错误数据和地址数据等)的读取或写入操作，或从存储器装置擦除数据的擦除操作。
[0005]例如SSD的快闪存储装置只能被写入有限次数。如果未前瞻性地采取措施来管理SSD的使用寿命，那么在SSD的使用寿命结束时，数据可能损毁，或可能使装置不可用。在由NAND快闪存储器单元组成的SSD中，每当(例如，经由编程操作)写入数据时，电子都会被捕获到存储器单元，且当(例如，经由擦除操作)移除数据时，电子会被移走。电子在编程/擦除(P/E)循环期间进出隧穿氧化物时可能会损耗隧穿氧化物，且因此缩短SSD的寿命。
附图说明
[0006]在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例项。图式大体上借助于实例而非限制性地说明本文件中所论述的各种实施例。
[0007]图1说明包含存储器装置的环境的实例的概念图。
[0008]图2到3是说明NAND架构半导体存储器阵列的实例的示意图。
[0009]图4为说明存储器模块的实例的框图。
[0010]图5说明图1的环境的实例，所述环境包含主机装置、存储器装置，所述存储器装置包含NAND快闪存储器、包含中央处理单元(CPU)的存储器控制器和写入缓冲器。
[0011]图6说明展示在样本实施例中在接收到同步高速缓存命令后如何从SRAM写入缓冲器刷新主机数据的框图。
[0012]图7说明在样本实施例中具有四个裸片的受管理NAND装置中的单步传送程序单元。
[0013]图8说明在样本实施例中当NAND存储器支持每页数个程序时，一次将主机数据刷新到临时单层级单元(SLC)块4kB中。
[0014]图9说明在样本实施例中包含对同步高速缓存命令的处理的存储器管理过程的实施方案的流程图。
[0015]图10是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
[0016]同步高速缓存命令为日常移动使用模型中的主要通用快闪存储(UFS)命令。高速缓存同步还在其它存储器系统中实施。根据UFS数据表(JESD220C)，装置在从其主机接收到同步高速缓存命令时将其SRAM缓冲器(高速缓存)数据刷新到存储媒体(例如，NAND快闪)中。同步高速缓存命令的实施方式会显著影响UFS装置的可靠性(呈总写入字节(TBW)的形式)以及等待时间，因为实施同步高速缓存命令的不同方法传送不同量的虚设数据，这些数据会影响TBW并且由于单步三层级单元(TLC)编程的时间不同而需要不同的等待时间。本文中描述用于通过添加临时单层级单元(SLC)块以使高速缓存同步从而最大化存储器传送效率来实施高速缓存同步的技术。在一些实例中，系统和方法在可能由写入缓冲器刷新产生的更高效地管理存储器传送的条件下将数据临时写入到SLC块。下文将在NAND存储器系统的上下文中描述此类技术，首先将详细描述NAND存储器系统。应了解，本文中所描述的技术可用于利用高速缓存同步的不同类型的存储器系统，所述高速缓存同步例如“同步高速缓存”命令或其等效物的以上实例。
[0017]存储器装置包含个别存储器裸片，所述存储器裸片可例如包含存储区，所述存储区包括一或多个存储器单元阵列且实施一种(或多种)选定存储技术。此类存储器裸片通常将包含用于操作存储器阵列的支持电路系统。有时通常称为“受管理存储器装置”的其它实例包含与经配置以控制一或多个存储器裸片的操作的控制器功能性相关联的一或多个存储器裸片的组合件。此类控制器功能性可简化与外部装置的互操作性，所述外部装置例如为如本文稍后所论述的“主机”。在此类受管理存储器装置中，控制器功能性可在还并入有存储器阵列的一或多个裸片上或在单独的裸片上实施。在其它存储器系统中，一或多个存
储器装置可与控制器功能性组合以形成固态驱动器(SSD)存储卷。
[0018]在实施NAND快闪存储器单元的受管理存储器装置(称为“受管理NAND”装置)的实例中描述本公开的实例实施例。然而，这些实例并不限制本公开的范围，所述实例可用实施其它存储器存储技术的存储器装置来实施，例如本文中先前所论述的非限制性实例。
[0019]NOR和NAND快闪架构半导体存储器阵列均经由解码器来存取，所述解码器通过选择耦合到特定存储器单元的栅极的字线来激活所述特定存储器单元。在NOR架构半导体存储器阵列中，一旦激活，选定存储器单元就使其数据值置于位线上，从而取决于特定单元被编程的状态而使不同电流流动。在NAND架构半导体存储器阵列中，将高偏置电压施本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种存储器装置，其包括：存储器阵列，其至少包括单层级单元(SLC)数据块和多层级单元(MLC)数据块；写入缓冲器；以及存储器控制器，其经配置以从主机装置接收命令且执行保留在所述存储器装置内的指令，所述指令在被执行时实施包含以下各项的操作：使得所述写入缓冲器能够从所述主机装置接收主机数据；在接收到同步高速缓存的命令后，确定所述写入缓冲器是否充满高于预定阈值的主机数据；当所述写入缓冲器充满高于所述预定阈值的主机数据时，将所述写入缓冲器中的主机数据刷新到开放MLC数据块；以及当所述写入缓冲器未充满高于所述预定阈值的主机数据时，将所述写入缓冲器中的主机数据刷新到临时存储位置。2.根据权利要求1所述的存储器装置，其中所述操作进一步包括在将所述写入缓冲器中的所述主机数据刷新到所述临时存储位置之后，维持所述写入缓冲器中的所述主机数据，使得所述写入缓冲器能够从所述主机装置接收额外主机数据，以及在确定所述写入缓冲器已由所述额外主机数据填充后，将所述写入缓冲器中的所述主机数据传送到额外开放MLC数据块。3.根据权利要求1所述的存储器装置，其中所述操作进一步包括确定所述写入缓冲器中的主机数据是否已丢失，以及在确定所述写入缓冲器中的主机数据是否已丢失后，将存储在所述临时存储位置中的主机数据传送回到所述写入缓冲器以重组所述写入缓冲器。4.根据权利要求1所述的存储器装置，其中所述预定阈值为所述写入缓冲器的可用存储器存储空间的80％。5.根据权利要求1所述的存储器装置，其中将所述写入缓冲器中的主机数据刷新到所述开放MLC块包括以单步传送一次将数据存储的一或多个页从所述写入缓冲器刷新到所述开放MLC数据块。6.根据权利要求1所述的存储器装置，其中将所述写入缓冲器中的所述主机数据刷新到所述临时存储位置包括一次将数据存储的单个平面的单个页从所述写入缓冲器刷新到临时SLC数据块。7.根据权利要求1所述的存储器装置，其中将所述写入缓冲器中的所述主机数据刷新到所述临时存储位置包括根据能通过单步传送程序从所述写入缓冲器一次传送到临时SLC数据块的数据的页数一次4kB地刷新数据存储的单个平面的单个页。8.一种管理存储器装置的方法，所述存储器装置包括至少包括单层级单元(SLC)数据块和多层级单元(MLC)数据块的存储器阵列、写入缓冲器以及经配置以从主机装置接收命令的存储器控制器，所述方法包含：在接收到同步高速缓存的命令后，确定所述写入缓冲器是否充满高于预定阈值的主机数据；当所述写入缓冲器充满高于所述预定阈值的主机数据时，将所述写入缓冲器中的主机数据刷新到开放MLC数据块；以及当所述写入缓冲器未充满高于所述预定阈值的主机数据时，将所述写入缓冲器中的主
机数据刷新到临时存储位置。9.根据权利要求8所述的方法，其进一步包括在将所述写入缓冲器中的所述主机数据刷新到所述临时存储位置之后，维持所述写入缓冲器中的所述主机数据，使得所述写入缓冲器能够从所述主机装置接收额外主机数据，以及在确定所述写入缓冲器已由所述额外主机数据填充后，将所述写入缓冲器中的所述主机数据传送到额外开放MLC数据块。10.根据权利要求8所述的方法，其进一步包括确定所述写入缓冲器中的主机数据是否已丢失，以及在确定所述写入缓冲器中的主机数据是否已丢失后，将存储在所...

【专利技术属性】
技术研发人员：谭华，杨惠，M，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：