使用部分乘积的组合近似求和的数字滤波制造技术

本申请公开了使用部分乘积的组合近似求和的数字滤波。数字滤波器和滤波方法可在对按位权重布置的多个位乘积集合组合的求和电路中采用截断、内部舍入和/或近似。说明性数字滤波器包括耦合到多个部分乘积电路的求和电路。每个部分乘积电路被配置为将滤波器系数的位与相对应的信号样本的位组合，以产生一组部分乘积。求和电路使用CSA树来产生滤波器输出，CSA树将来自多个部分乘积电路的部分乘积组合成两个加数的位。CSA树具有多个通道的加数，每个通道与相对应的位权重相关联。与滤波器输出的最低有效位相关联的通道中的一个或多个中的加法器是为了更简单的实现而牺牲精度的近似加法器。在所示的接收器中，滤波器耦合到导出码元判决序列的判决元件。出码元判决序列的判决元件。出码元判决序列的判决元件。

【技术实现步骤摘要】
使用部分乘积的组合近似求和的数字滤波

技术介绍

[0001]数字通信在发送设备与接收设备之间通过中间通信介质或“信道”(例如，光纤线缆或绝缘铜线)发生。每个发送设备通常以固定的码元速率传输码元，同时每个接收设备检测(可能损毁的)码元序列并且试图重建所传输的数据。“码元”是持续达固定时间段的信道的状态或有效条件，该固定时间段被称为“码元间隔”。例如，码元可以是电压或电流电平、光学功率水平、相位值或者特定频率或波长。从一个信道状态到另一个信道状态的改变被称为码元转换。每个码元可以表示(即，编码)数据的一个或多个二进制位。替代地，数据可以通过码元转换来表示，或通过两个码元或更多个码元的序列来表示。
[0002]许多数字通信链路对于每码元仅使用一个位；二进制“0”由一个码元(例如，第一范围内的电压或电流信号)来表示，并且二进制“1”由另一个码元(例如，第二范围内的电压或电流信号)来表示，但是更高阶信号星座图(constellation)是已知的并且被频繁使用。在4
‑
电平脉冲幅度调制(“PAM4”)中，每个码元间隔可以承载被标注为
‑
3、
‑
1、+1和+3的四个码元中的任何一个。两个二进制位因而可以由每个码元表示。
[0003]信道非理想性产生分散，这可能导致每个码元干扰其相邻码元，这一结果称为“码元间干扰”(ISI)。ISI可以使接收设备难以确定在每个间隔中发送了哪些码元，特别是当此类ISI与添加的噪声相组合时。
[0004]为了对抗噪声和ISI，发射设备和接收设备两者可以采用各种均衡技术。线性均衡器通常必须在降低ISI与避免噪声放大之间进行平衡。通常优选判决反馈均衡器(“DFE”)，因为它们能够在不固有地放大噪声的情况下对抗ISI。顾名思义，DFE采用反馈路径来去除来源于先前判决的码元的ISI影响。其他合适的均衡器设计也是已知的。
[0005]随着码元速率的不断增加，无论使用哪种均衡器，都必须应对不断增加的ISI水平，并且必须在不断减少的码元间隔内完成它们的处理。这些对增加复杂性和更快处理的成对需求对通信系统设计者提出了更大的挑战，尤其是当结合商业成功所需的成本和功率限制时。

技术实现思路

[0006]因此，本文公开了数字滤波器和滤波方法，其可以在最小性能缩减的情况下显著降低功率和面积要求。一个说明性数字滤波器包括：求和电路，求和电路耦合到多个部分乘积电路。每个部分乘积电路被配置为将滤波器系数的位与相对应的信号样本的位进行组合，以产生一组部分乘积。求和电路使用进位保留加法器(“CSA”)树来产生滤波器输出，进位保留加法器树将来自多个部分乘积电路的部分乘积组合成用于两个加数的位。CSA树具有多个通道的加数，每个通道与相对应的位权重相关联。与滤波器输出的最低有效位相关联的通道中的一个或多个通道中的加法器是为了更简单的实现方式而牺牲精度的近似加法器。
[0007]一种说明性接收器包括如上的数字滤波器，该数字滤波器耦合到判决元件，该判决元件至少部分地基于滤波器输出导出码元判决序列。
[0008]一种说明性滤波方法，包括：对于多个滤波器系数中的每一个，将滤波器系数的位与相对应的信号样本的位进行组合，以产生部分乘积集合。该方法进一步包括使用CSA树来产生滤波器输出，进位保留加法器树将来自多组部分乘积组合成用于两个加数的位，CSA树具有多个通道的加数，每个通道与相对应的位权重相关联。与滤波器输出的最低有效位相关联的通道中的一个或多个通道中的加法器是近似加法器。
[0009]前述均衡器和均衡方法中的每一者可以单独或组合地实现，并且可以以任何合适的组合与以下特征中的任何一者或多者一起来实现：1.求和电路进一步包括进位传播加法器(“CPA”)，进位传播加法器对两个加数进行求和以形成滤波器输出。2.CPA包括用于两个加法器的每个重叠位权重的加法器。3.与所述一个或多个通道相关联的CPA加法器是近似加法器。4.当产生滤波器输出时，求和电路从两个加数的总和中截断预定数量的最低有效位。5.多个部分乘积电路省略与低于预定舍入水平的位权重相关联的任何部分乘积，预定舍入水平大于与滤波器系数的最低有效位和相对应的信号样本的最低有效位的乘积相关联的位权重。6.预定舍入水平对应于内部舍入位的数量R。7.与滤波器输出的最高有效位相关联的至少五个通道中的加法器是精确加法器。8.信号样本在空间中分离。9.信号样本在时间中分离。10.滤波器系数包括前馈均衡(“FFE”)滤波器系数和至少一个反馈滤波器系数。
附图说明
[0010]图1示出了说明性计算机网络。
[0011]图2是说明性点对点通信链路的框图。
[0012]图3是说明性串行器
‑
解串器收发器的框图。
[0013]图4是说明性判决反馈均衡器(“DFE”)的框图。
[0014]图5是说明性数字滤波器的框图。
[0015]图6A是说明性并行DFE的框图。
[0016]图6B是用于并行化DFE的时钟信号时序图。
[0017]图7A涉及滤波器输出的说明性部分乘积布置。
[0018]图7B示出了具有截断和内部舍入的说明性部分乘积布置。
[0019]图7C示出了使用近似的说明性求和电路。
[0020]图8A
‑
图8H示出了求和电路部件的说明性逻辑等效物。
[0021]图9是说明性数字滤波器设计方法的流程图。
[0022]图10是说明性部分乘积电路。
具体实施方式
[0023]注意，在附图和以下描述中给出的具体实施例不限制本公开。相反，它们为普通技术人员提供用于辨别专利技术人设想并包含在权利要求范围内的替代形式、等效物和修改的基础。
[0024]所公开的数字滤波器和滤波方法最好在其操作的较大环境的情境中理解。相应地，图1示出了说明性通信网络，说明性通信网络包括经由分组交换路由网络106耦合的移动设备102和计算机系统103
‑
104。路由网络106可以是或者包括例如互联网、广域网或局域
网。在图1中，路由网络106包括装备项目108(诸如交换机、路由器、网桥等)的网络。装备项目108经由在各个网络部件之间传输数据的点对点通信链路110互相连接，并且连接到计算机系统103
‑
104。
[0025]图2是可以表示图1中的链路110的说明性点对点通信链路的图。所示出的实施例包括与第二节点204(“节点B”)通信的第一节点202(“节点A”)。节点A和节点B各自可以是例如移动设备102、装备项目108、计算机系统103
‑
104或适合于高速率数字数据通信的其他发送/接收设备中的任何一种。
[0026]节点A包括经由主机接口206耦合到节点A的内部数据总线204的收发器202。类似地，节点B包括经由主机接口207耦合到其内部总线205的收发器203。节点内部的数据传输可以经由例如，并行64或128位总线发生。当需要向远程目的地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字滤波器，包括：多个部分乘积电路，每个部分乘积电路被配置为将滤波器系数的位与相对应的信号样本的位进行组合，以产生一组部分乘积；以及求和电路，所述求和电路耦合到所述多个部分乘积电路以使用进位保留加法器(“CSA”)树来产生滤波器输出，所述进位保留加法器树将来自所述多个部分乘积电路的部分乘积组合成用于两个加数的位，所述进位保留加法器树具有多个通道的加法器，每个通道与相对应的位权重相关联，与所述滤波器输出的最低有效位相关联的通道中的一个或多个通道中的加法器是近似加法器。2.如权利要求1所述的数字滤波器，其特征在于，所述求和电路进一步包括进位传播加法器(“CPA”)，所述进位传播加法器对所述两个加数进行求和以形成所述滤波器输出。3.如权利要求2所述的数字滤波器，其特征在于，所述进位传播加法器包括用于所述两个加数的每个重叠位权重的加法器，并且其中与所述一个或多个通道相关联的所述进位传播加法器是近似加法器。4.如权利要求1所述的数字滤波器，其特征在于，当产生所述滤波器输出时，所述求和电路从所述两个加数的总和中截断预定数量的最低有效位。5.如权利要求1所述的数字滤波器，其特征在于，所述多个部分乘积电路省略与低于预定舍入水平的位权重相关联的任何部分乘积，所述预定舍入水平大于与滤波器系数的最低有效位和相对应的信号样本的最低有效位的部分乘积相关联的位权重。6.如权利要求5所述的数字滤波器，其特征在于，所述预定舍入水平对应于多个内部舍入位R，并且其中在产生所述滤波器输出时所述求和电路从所述两个加数的总和中截断至少一个最低有效位。7.如权利要求1所述的数字滤波器，其特征在于，与所述滤波器输出的最高有效位相关联的至少五个通道中的所述加法器是精确加法器。8.如权利要求1所述的数字滤波器，其特征在于，所述信号样本在空间中分离。9.如权利要求1所述的数字滤波器，其特征在于，所述信号样本在时间中分离。10.一种接收器，包括：数字滤波器，包括：多个部分乘积电路，每个部分乘积电路被配置为将滤波器系数的位与相对应的信号样本的位进行组合，以产生一组部分乘积；以及求和电路，所述求和电路耦合到所述多个部分乘积电路以使用进位保留加法器(“CSA”)树来产生滤波器输出，所述进位保留加法器树将来自所述多个部分乘积电路的部...

【专利技术属性】
技术研发人员：罗天辰，孙俊清，钱浩立，
申请(专利权)人：默升科技集团有限公司，
类型：发明
国别省市：