一种多输入分数阶时延滤波器及其阵列制造技术

本发明专利技术实施例提供一种多输入分数阶时延滤波器及其阵列，所述多输入分数阶时延滤波器包括D个输入端口，放大装置阵列，L个加法装置，L组K阶有限冲击响应FIR滤波装置，固定时延单元，合成装置和输出端口y。所述多输入分数阶时延滤波器对多路输入数字信号进行等效变换，先合并相加再滤波输出，输出结果与多路输入信号通过多个常规Farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度的同时降低了系统成本。相对于常规Farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(M

【技术实现步骤摘要】
一种多输入分数阶时延滤波器及其阵列


[0001]本专利技术实施例涉及滤波器
，特别涉及一种多输入分数阶时延滤波器及其阵列。

技术介绍

[0002]超宽带数字波束形成阵列天线具有宽的工作频段和瞬时带宽、高的信号增益、灵活快捷的波束控制、强大的多目标能力、很强的干扰抑制能力以及高的空间分辨能力，在民用军用无线信号传输和探测领域均具有广泛的应用需求。
[0003]目前，基于分数阶时延滤波器的超宽带波束形成算法一般采用Farrow结构滤波器组，运算量很大，硬件复杂度高，难以实时处理，且成本较高，急需适用于超宽带数字波束形成的快速处理的时延滤波器件。

技术实现思路

[0004]本专利技术实施例提供一种多输入分数阶时延滤波器及其阵列，利用均匀阵列的对称性和多输入分数阶时延滤波器及其阵列，对多路输入信号进行等效变换，先合并相加滤波输出，然后再通过1个多输入分数阶时延滤波器，输出结果与多路输入信号通过多个常规Farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度，理想情况下，相对于常规Farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(M
×
N)可减少至(M+1)或(N+1)个。采用这种滤波器/阵列可以快速获得与理想时延波束形成算法相当的性能。
[0005]第一方面，本申请提供一种多输入分数阶时延滤波器，包括：D个输入端口，放大装置阵列，L个加法装置，L组K阶FIR滤波装置，固定时延单元，合成装置和输出端口y；
[0006]其中，所述D个输入端口用于接收D路输入的数字信号；所述放大装置阵列包括：D
‑
1行L列个放大装置，其中，所述D
‑
1行L列的放大装置中第s行第t列的放大装置的放大系数为s
t
；所述固定时延单元用于对接收到的数字信号进行延时处理，所述延时处理的延时量根据K确定；
[0007]所述D个输入端口中的第0个输入端口与所述固定时延单元连接；所述D个输入端口中的任意第s个输入端口分别与所述放大装置阵列中的第s行的L个放大装置相连；
[0008]所述放大装置阵列的L列放大装置中的任意第t列中的D
‑
1个放大装置分别与所述L个加法装置中的第t个加法装置相连；所述L个加法装置中的任意第t个加法装置用于将接收到的数字信号相加后发送至所述L组K阶FIR滤波装置中的第t个K阶FIR滤波装置；
[0009]所述K阶FIR滤波装置用于对接收到的所述加法装置输出的信号进行卷积运算；
[0010]所述L个K阶FIR滤波装置和所述固定时延单元分别与所述合成装置相连；
[0011]所述合成装置用于根据时延量控制变量Δt，对从所述L个K阶FIR滤波装置和所述固定时延单元接收到的数字信号进行延时对齐求和处理，并将处理后的信号输出至所述输出端口；其中，处理后的信号为根据所述L个K阶FIR滤波装置的输出信号与时延控制变量Δ
t的乘积之和与固定时延单元的输出信号相加得到；
[0012]其中，D为大于1的整数，L为大于1的整数，s和t为正整数。
[0013]进一步的，所述多输入分数阶时延滤波器还包括：时延量控制端口；
[0014]所述时延控制端口与所述合成装置相连，所述合成装置用于通过所述时延量控制端口获取所述时延量控制变量Δt，所述时延量控制变量Δt正比于天线阵列阵元之间的距离。
[0015]在一种可选的实施方式中，所述固定时延单元的时延量为(K
‑
1)/2。
[0016]所述固定时延单元所起的作用为对所述K阶FIR滤波装置输出的数字信号做时延补偿。
[0017]第二方面，本专利技术实施例提供一种多输入分数阶时延滤波器阵列，包括：M+1个如前述实施例任一所述的多输入分数阶时延滤波器；
[0018]其中，所述M+1个多输入分数阶时延滤波器中的前M个多输入分数阶时延滤波器中的每个多输入分数阶时延滤波器具有D1个输入端口和1个输出端口；所述M+1个多输入分数阶时延滤波器中的第M+1个多输入分数阶时延滤波器具有D2个输入端口和1个输出端口；其中，D2等于M；
[0019]所述前M个多输入分数阶时延滤波器用于接收M行D1列个数字信号；其中，所述前M个多输入分数阶时延滤波器中的第p个多输入分数阶时延滤波器用于接收第p行的D1路数字信号；
[0020]所述前M个多输入分数阶时延滤波器的输出端口分别与所述第M+1个多输入分数阶时延滤波器的D2个输入端口相连；
[0021]其中，M为正整数，D1为正整数，D2为正整数，p为正整数。
[0022]所述多输入分数阶时延滤波器阵列可处理M
×
D组输入阵列信号。
[0023]本专利技术实施例利用一种多输入分数阶时延滤波器及其阵列，对多路输入数字信号进行等效变换，先合并相加滤波输出，然后再通过1个多输入分数阶时延滤波器，输出结果与多路输入信号通过多个常规Farrow分数时延滤波器输出相加后的结果完全相同，从而减少分数时延滤波器的使用数量，减少系统硬件复杂度，提高了运算处理速度。理想情况下，相对于常规Farrow分数时延滤波器，一维阵列信号处理可将时延滤波器数量减少至1个，二维阵列(M
×
N)可减少至(M+1)或(N+1)个。采用这种滤波器/阵列可以快速获得与理想时延波束形成算法相当的性能。
[0024]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术实施例而了解。本专利技术实施例的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
[0025]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
附图说明
[0026]附图用来提供对本专利技术实施例的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术实施例的限制。
[0027]图1为本专利技术实施例中常规Farrow分数阶时延滤波器结构示意图；
[0028]图2为本专利技术实施例中一种多输入分数阶时延滤波器结构示意图；
[0029]图3为本专利技术实施例中一种多输入分数阶时延滤波器仿真结果示意图。
具体实施方式
[0030]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术实施例，并不用于限定本专利技术实施例。
[0031]参见图2，本专利技术实施例提供了一种多输入分数阶时延滤波器，所述多输入分数阶时延滤波器包括：D个输入端口，放大装置阵列，L个加法装置，L组K阶FIR滤波装置，固定时延单元，合成装置和输出端口y。
[0032]下面以放大装置阵列为放大器阵列、加法装置为加法器、滤波装置为滤波器、合成装置为合成器为例进行详细说明。
[0033]上述放大装置、加法装本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多输入分数阶时延滤波器，其特征在于，包括：D个输入端口，放大装置阵列，L个加法装置，L组K阶有限冲击响应FIR滤波装置，固定时延单元，合成装置和输出端口y；其中，所述D个输入端口用于接收D路数字信号；所述放大装置阵列包括：D
‑
1行L列个放大装置，其中，所述D
‑
1行L列的放大装置中第s行第t列的放大装置的放大系数为s
t
；所述固定时延单元用于对接收到的数字信号进行延时处理，所述延时处理的延时量根据K确定；所述D个输入端口中的第0个输入端口与所述固定时延单元连接；所述D个输入端口中的任意第s个输入端口分别与所述放大装置阵列中的第s行的L个放大装置相连；所述放大装置阵列的L列放大装置中的任意第t列中的D
‑
1个放大装置分别与所述L个加法装置中的第t个加法装置相连；所述L个加法装置中的任意第t个加法装置用于将接收到的数字信号相加后发送至所述L组K阶FIR滤波装置中的第t个K阶FIR滤波装置；所述K阶FIR滤波装置用于对接收到的所述加法装置输出的信号进行卷积运算；所述L个K阶FIR滤波装置和所述固定时延单元分别与所述合成装置相连；所述合成装置用于根据时延量控制变量Δt，对从所述L个K阶FIR滤波装置和所述固定时延单元接收到的数字信号进行延时对齐求和处理，并将处理后的信号输出至所述输出端口；其中，处理后的信号为根据所述L个K阶F...

【专利技术属性】
技术研发人员：霍文俊，李飞，张坤，赵铮，时佳，
申请(专利权)人：西安工业大学，
类型：发明
国别省市：