有高K金属栅极的嵌入式SONOS和高压选择栅极及其制造方法技术

提供了半导体器件及其制造方法。半导体器件可以具有存储器阵列，该存储器阵列具有各自包括非易失性存储器(NVM)晶体管和作为选择晶体管的高压(HV)场效应晶体管(FET)的双晶体管(2T)存储器单元。所述器件还包括逻辑区，其中，HV FET、输入/输出(I/)FET和低电压(LV)/核心FET形成于逻辑区上。还描述了其他实施方式。FET形成于逻辑区上。还描述了其他实施方式。FET形成于逻辑区上。还描述了其他实施方式。

【技术实现步骤摘要】
【国外来华专利技术】有高K金属栅极的嵌入式SONOS和高压选择栅极及其制造方法
[0001]相关申请的交叉引用
[0002]本申请是于2020年6月16日提交的美国非临时申请第16/902,670号的国际申请，本申请根据35U.S.C.
§
119(e)要求于2019年7月24日提交的美国临时申请第62/877,953号和于2020年3月20日提交的美国临时申请第62/992,795号的优先权和权益，这两个美国临时申请的全部内容通过引用并入本文。


[0003]本公开内容总体上涉及半导体器件，并且更具体地涉及包括嵌入到或整体形成到现有的互补金属氧化物半导体(CMOS)铸造逻辑技术中的具有高K或hi
‑
K电介质(HK)和金属栅极(MG)的电荷俘获栅极堆叠和高压选择栅极堆叠的存储器单元及其制造方法。

技术介绍

[0004]对于许多片上系统集成电路(SOC IC)来说(例如移动设备或汽车中的微控制器、触摸屏控制器以及智能卡等)，并入大量的嵌入用于存储系统固件和数据的非易失性(NV)存储器可能是重要的。期望在单个集成电路封装本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于制造存储器装置的方法，其包括：形成覆盖衬底的第一区和第二区的第一栅极氧化物层；去除所述第一栅极氧化物层的第一部分以在所述第一区中产生第一开口；在所述第一开口中并覆盖所述第一栅极氧化物层形成电介质堆叠；图案化所述电介质堆叠以在所述第一区中形成非易失性(NV)栅极堆叠；从所述第二区的第二区域和第三区域去除所述第一栅极氧化物层；在所述第二区的第二区域中形成第二栅极氧化物层以及在所述第二区的第三区域中形成第三栅极氧化物层；形成覆盖所述第一区中的所述电介质堆叠和第一栅极氧化物层和所述第二区中的第一栅极氧化物层、第二栅极氧化物层和第三栅极氧化物层的高电介质常数(高K)电介质层和伪多晶硅栅极层；向下蚀刻覆盖所述NV栅极堆叠的伪多晶硅栅极层；图案化所述伪多晶硅栅极层和所述高K电介质层，以及分别图案化所述NV栅极堆叠和所述第一栅极氧化物层以在所述第一区中形成非易失性存储器(NVM)晶体管和选择晶体管；以及用金属层替换所述NVM晶体管和所述选择晶体管中的伪多晶硅栅极层。2.根据权利要求1所述的方法，还包括：图案化所述第一栅极氧化物层、所述伪多晶硅栅极层和所述高K电介质层以在所述第二区的第一区域中形成高电压(HV)金属氧化物硅(MOS)晶体管；图案化所述第二栅极氧化物层、所述伪多晶硅栅极层和所述高K电介质层以在所述第二区的所述第二区域中形成输入/输出(I/O)MOS晶体管；以及图案化所述第三栅极氧化物层、所述伪多晶硅栅极层和所述高K电介质层以在所述第二区的所述第三区域中形成低电压(LV)MOS晶体管。3.根据权利要求1所述的方法，其中，所述第一栅极氧化物层形成为比所述第二栅极氧化物层具有更大的厚度，并且所述第二栅极氧化物层形成为比所述第三栅极氧化物层具有更大的厚度。4.根据权利要求1所述的方法，其中，在所述第二区域中形成所述第二栅极氧化物层还包括：执行自由基氧化以同时形成所述第二氧化物层并氧化所述NV栅极堆叠的顶部以形成阻挡氧化物层。5.根据权利要求1所述的方法，还包括：形成经图案化的掩模，以暴露覆盖所述NV栅极堆叠的伪多晶硅栅极层；以及执行多晶硅蚀刻处理以减薄所述NV栅极堆叠上方的伪多晶硅栅极层，使得所述第一区中的所述NV栅极堆叠上方以及所述第一区和所述第二区中的所述第一栅极氧化物层上方的所述伪多晶硅栅极层的顶表面大致共面。6.根据权利要求1所述的方法，还包括：形成经图案化的掩模，使得暴露覆盖所述第一区中的所述NV栅极堆叠以及所述第一区和所述第二区中的所述第一栅极氧化物层的伪多晶硅栅极层；以及通过所述经图案化的掩模执行多晶硅蚀刻处理以减薄所述伪多晶硅栅极层，使得所述
NV栅极堆叠、所述第一区和所述第二区中的所述第一栅极氧化物层以及所述第二区中的所述第二栅极氧化物层和所述第三栅极氧化物层上方的伪多晶硅栅极层的顶表面大致共面。7.根据权利要求1所述的方法，还包括：形成覆盖所述衬底的层间电介质层(ILD)和应变诱导氮化硅层；以及执行化学机械抛光(CMP)处理，直到所述第一区中的所述NVM晶体管和所述选择晶体管的所述伪多晶硅栅极层中的至少一个被暴露。8.根据权利要求1所述的方法，其中，替换所述伪多晶硅栅极层还包括：执行多晶硅蚀刻以去除所述NVM晶体管和所述选择晶体管中的所述伪多晶硅栅极层，其中，所述NVM晶体管和所述选择晶体管在所述第一区中形成双晶体管存储器单元；沉积覆盖所述NVM晶体管和所述选择晶体管中的所述高K电介质层的第一金属栅极层；以及沉积覆盖所述第一金属栅极层的第二金属栅极层。9.根据权利要求8所述的方法，其中，所述NVM晶体管和所述选择晶体管是n沟道型的，并且其中：所述NVM晶体管中的所述第一金属栅极层包括高功函数金属，其中，所述高功函数金属包括铝、钛及其化合物或合金中的至少一种；以及所述选择晶体管中的所述第一金属栅极层包括低功函数金属，其中，所述低功函数金属包括钛、镧、铝及其化合物或合金中的至少一种。10.根据权利要求2所述的方法，其中，所述第一区中的所述选择晶体管和所述第二区中的所述HV MOS晶体管同时形成，并且其中，所述选择晶体管和所述HV_MOS晶体管中的所述第一栅极电介质在约至的范围内，并且所述选择晶体管被配置成在4.5V至12V的电压范围内操作以用于所述NVM晶体管的编程操作或擦除操作。11.一种制造存储器装置的方法，其包括：在衬底的存储器区中形成双晶体管(2T)存储器单元，还包括：在所述衬底的所述存储器区和逻辑区中形成高电压(HV)栅极氧化物层；在所述存储器区中形成第一开口；以及在所述第一开口中形成非易失性(NV)电...

【专利技术属性】
技术研发人员：拉姆库马尔，
申请(专利权)人：英飞凌科技有限责任公司，
类型：发明
国别省市：