一种信号监测电路及实现方法技术

一种信号监测电路，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数当中的前导零的个数并将结果发送到所述信号质量分析模块；所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。本发明专利技术的信号监测电路及实现方法，对周期性信号的占空比和抖动进行监测和异常报警。测和异常报警。测和异常报警。

【技术实现步骤摘要】
一种信号监测电路及实现方法


[0001]本专利技术涉及信息
，特别是涉及一种信号监测电路及实现方法。

技术介绍

[0002]现有技术中，在有功能安全需求的芯片当中，对周期性信号例如时钟，有正确性和安全性的要求，需要监测在系统运行过程中时钟是否丢失，在时钟没有丢失的情况下，需要监测时钟的质量。时钟的质量中对系统安全性有影响的部分包括占空比和抖动。在系统运行过程当中实时且同时对时钟的占空比和抖动进行监测时技术实现上比较复杂和困难的地方。
[0003]在现有的实现方式中，想要对周期性信号的占空比和抖动进行监测，需要高频信号作为基准，考虑到安全范围，往往需要频率远大于被监测信号且本身质量很好的高频信号，带来了额外的成本且往往不可实现（频率太高，timing收敛不了）。
[0004]在常见的芯片系统当中，存在很多不同的周期性信号（时钟），送给不同的模块。用传统的方式对所有的时钟进行占空比和抖动监测，成本高，同时复杂度高，在存在较高频率时钟的系统当中，更是不可实现。

技术实现思路

[0005]为了解决现有技术存在的不足，本专利技术的目的在于提供一种信号监测电路及实现方法，能够对周期性信号的占空比和抖动进行监测，异常报警，电路简单，实现成本低。
[0006]为实现上述目的，本专利技术提供的一种信号监测电路，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数中的前导零的个数并将结果发送到所述信号质量分析模块；所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。
[0007]进一步地，所述信号延迟模块，还用于进行延迟调节，对不同频率的周期性信号进行占空比和抖动监测。
[0008]进一步地，所述信号延迟模块的总延迟大于一个周期性信号的周期。
[0009]进一步地，所述信号延迟模块，还用于周期性信号上升沿和下降沿同时进行延迟，通过时钟上升沿去采样延迟模块的输出，通过周期性信号取反后的上升沿采样反相周期性信号延迟模块的输出。
[0010]为实现上述目的，本专利技术还提供一种信号监测电路实现方法，包括以下步骤：周期性信号根据上升沿和下降沿分别进行延迟；
根据原始的周期性信号对每一级延迟后的信号进行采样，得到0或1，计算延迟级数中前导零的个数；根据前导零（leading
‑
zero）的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。
[0011]更进一步地，所述根据前导零（leading
‑
zero）的个数以及配置的占空比和抖动的比例进行分析，当周期性信号的占空比或者抖动超出配置范围时通过输出中断报警的步骤，还包括，上升沿和下降沿得到的前导零（leading
‑
zero）的个数做绝对值减法，得到占空比的差值，和占空比配置进行比较，超出范围后报警；上升沿和下降沿的前导零（leading
‑
zero）的总和与下一个周期的上升沿和下降沿的前导零（leading
‑
zero）的总和做绝对值减法，得到抖动的差值，和抖动配置进行比较，超出范围后报警。
[0012]为实现上述目的，本专利技术还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的信号监测电路实现方法的步骤。
[0013]本专利技术的信号监测电路及实现方法，具有以下有益效果：1）能够对周期性信号的占空比和抖动进行监测，异常报警，电路简单，实现成本低。
[0014]2）不需要额外的高频信号，可监测范围不受限于额外高频信号，且能够同时对周期性信号的占空比和抖动进行监测，且配置独立。
[0015]本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。
附图说明
[0016]附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，并与本专利技术的实施例一起，用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1为根据本专利技术的信号监测电路示意图；图2为根据本专利技术的信号监测电路实现方法流程图；图3为根据本专利技术的实施例一周期性信号延迟电路示意图；图4为根据本专利技术的实施例一周期性信号数据分析波形图；图5为根据本专利技术的实施例一系统应用电路图。
具体实施方式
[0017]以下结合附图对本专利技术的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。
[0018]实施例1图1为根据本专利技术的信号监测电路示意图，如图1所示，本专利技术的信号监测电路，包括，周期性信号延迟模块、周期性信号数据分析模块、周期性信号质量分析模块，其中，所述周期性信号延迟模块，用于周期性信号根据上升沿和下降沿分别经过n级（n可配置，但是上升沿和下降沿所用n相同）延迟，延迟后的信号送到周期性信号数据分析模
块。
[0019]优选地，周期性信号延迟模块的延迟可以调节，用于对不同频率的周期性信号进行占空比和抖动监测。
[0020]本专利技术实施例中，如图3所示，周期性信号延迟模块可以对周期性信号进行延迟，src_sel是两个bit的寄存器，ABCD表示四种不同的延迟，在监测的频率不同的情况下，可以分别选用不同的延迟，对不同频率的周期性信号进行占空比和抖动监测。图3中的反相器仅为示意，可以用任意的延迟电路（delay cell）。所选用的延迟模块总的延迟必须大于一个周期性信号的周期。
[0021]本专利技术实施例中，如图4所示，周期性信号上升沿和下降沿同时进行延迟，然后用时钟上升沿去采样延迟模块的输出，下半部分线条表示周期性信号的上升沿采样，上半部分线条表示周期性信号的下降沿（周期性信号取反后的上升沿）对反相周期性信号的延迟模块输出的采样。延迟级数也可以做到寄存器可配置（图例中采用64级采样）。
[0022]所述周期性信号数据分析模块，用于经过不同延迟的信号送到数据分析电路后，数据分析电路用原始的周期性信号对每一级延迟后的信号进行采样，得到0或者是1，从而计算n级当中的前导零（leading
‑
zero）的个数。
[0023]所述周期性信号质量分析模块，用于根据周期性信号数据分析电路送过来的前导零（leading
‑
zero）的个数以及配置的占空比和抖动的比例来分析目前周期性信号的占空比或者抖动是否在系统可接受范围内。如果超出了配置范围，通过中断报警。
[0024]本专利技术实施例中，阈值范围是寄存器可配，图示例中是8bit，最小精度是1/64,最大是63/64。
[0025]本专利技术实施例中，配置占空比阈本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号监测电路，其特征在于，包括，信号延迟模块、信号数据分析模块、信号质量分析模块，其中，所述信号延迟模块，用于周期性信号根据上升沿和下降沿分别进行延迟，将延迟后的信号发送到信号数据分析模块；所述信号数据分析模块，用于接收到不同延迟的信号后，用原始的周期性信号对每一级延迟后的信号进行采样，计算延迟级数中的前导零的个数并将结果发送到所述信号质量分析模块；所述信号质量分析模块，用于接收计算的前导零个数以及配置的占空比和抖动的比例，当周期性信号的占空比或者抖动超出配置范围时输出中断报警。2.根据权利要求1所述的信号监测电路，其特征在于，所述信号延迟模块，还用于进行延迟调节，对不同频率的周期性信号进行占空比和抖动监测。3.根据权利要求2所述的信号监测电路，其特征在于，所述信号延迟模块的总延迟大于一个周期性信号的周期。4.根据权利要求1所述的信号监测电路，其特征在于，所述信号延迟模块，还用于周期性信号上升沿和下降沿同时进行延迟，通过时钟上升沿去采样延迟模块的输出，通过周期性信号取反后的上升沿采样反...

【专利技术属性】
技术研发人员：顾雪春，
申请(专利权)人：南京芯驰半导体科技有限公司，
类型：发明
国别省市：