半导体结构及半导体结构的制作方法技术

本发明专利技术涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括半导体基体、位线以及字线，半导体基体包括衬底和隔离结构，隔离结构位于衬底的上方，隔离结构用于隔离多个有源区；位线位于衬底内，位线与有源区相连接；字线与有源区相交，且字线环绕有源区。半导体基体上的单元配置尺寸较小，即半导体结构的尺寸进一步减小，且埋入式位线的控制能力更强，以此改善半导体结构的性能。性能。性能。

【技术实现步骤摘要】
半导体结构及半导体结构的制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体结构及半导体结构的制作方法。

技术介绍

[0002]随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。
[0003]动态随机存取存储器(dynamic random access memory，DRAM)是一种半导体存储器，包含由多个存储单元构成的阵列区以及由控制电路构成的周边区。各存储单元包含一晶体管电连接至一电容器，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字线(word line,WL)与位线(bit line,BL)，可定位至每一存储单元以控制其数据的存取。
[0004]现有DRAM的技术中，主要以埋入式字线结构为主，其单元配置尺寸较大，控制能力有限。

技术实现思路

[0005]本专利技术提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。
[0006]根据本专利技术的第一个方面，提供了一种半导体结构，包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：半导体基体(10)，所述半导体基体(10)包括衬底(12)和隔离结构(13)，所述隔离结构(13)位于所述衬底(12)的上方，所述隔离结构(13)用于隔离多个有源区(11)；位线(20)，所述位线(20)位于所述衬底(12)内，所述位线(20)与所述有源区(11)相连接；字线(30)，所述字线(30)与所述有源区(11)相交，且所述字线(30)环绕所述有源区(11)。2.根据权利要求1所述的半导体结构，其特征在于，所述衬底(12)为SOI衬底。3.根据权利要求2所述的半导体结构，其特征在于，所述衬底(12)包括：第一半导体层(121)；氧化绝缘层(122)，所述氧化绝缘层(122)位于所述第一半导体层(121)上，所述位线(20)位于所述氧化绝缘层(122)内；第二半导体层(123)，所述第二半导体层(123)位于所述氧化绝缘层(122)上；其中，所述有源区(11)包括所述第二半导体层(123)。4.根据权利要求3所述的半导体结构，其特征在于，所述位线(20)的底端与所述氧化绝缘层(122)相接触；和/或，所述位线(20)的顶端不高于所述第二半导体层(123)的下表面。5.根据权利要求3所述的半导体结构，其特征在于，所述氧化绝缘层(122)在第一方向上的厚度大于100nm，所述第一方向垂直于所述第一半导体层(121)。6.根据权利要求5所述的半导体结构，其特征在于，所述位线(20)在所述第一方向上的厚度为40nm-70nm；和/或，所述位线(20)在第二方向上的厚度为30nm-70nm，所述第一方向垂直于所述第二方向。7.根据权利要求1至6中任一项所述的半导体结构，其特征在于，所述有源区(11)包括：漏极区域(111)，所述漏极区域(111)与所述位线(20)相连接，所述漏极区域(111)由外延生长工艺形成；源区通道(112)，所述源区通道(112)位于所述漏极区域(111)的上方；源极区域(113)，所述源极区域(113)位于所述源区通道(112)的上方。8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：栅氧化层(132)，所述栅氧化层(132)覆盖所述漏极区域(111)的顶端、所述源区通道(112)的侧壁以及所述源极区域(113)的底端和侧壁；其中，所述字线(30)与所述源区通道(112)相交，所述字线(30)与所述源区通道(112)之间设置有所述栅氧化层(132)。9.根据权利要求8所述的半导体结构，其特征在于，所述隔离结构(13)包括：第一绝缘介质层(131)，所述第一绝缘介质层(131)位于所述衬底(12)上，且覆盖所述漏极区域(111)的侧壁。10.根据权利要求9所述的半导体结构，其特征在于，所述隔离结构(13)还包括：第二绝缘介质层(133)，所述第二绝缘介质层(133)位于所述第一绝缘介质层(131)上，所述源区通道(112)、所述源极区域(113)以及所述字线(30)均位于所述第二绝缘介质层(133)内；其中，所述第二绝缘介质层(133)与所述源极区域(113)的侧壁之间设置有所述栅氧化
层(132)。11.根据权利要求7所述的半导体结构，其特征在于，所述漏极区域(111)在第二方向上的厚度比所述位线(20)在所述第二方向上的厚度大3nm-10nm；和/或，所述漏极区域(111)在第二方向上的厚度大于所述源区通道(112)在所述第二方向上的厚度，所述源极区域(113)在第二方向上的厚度大于所述源区通道(112)在所述第二方向上的厚度；其中，所述第二方向平行于所述衬底(1...

【专利技术属性】
技术研发人员：张魁，应战，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：