一种视频高速采集与处理电路结构制造技术

本实用新型专利技术涉及一种视频高速采集与处理电路结构，属于视频采集技术领域。可应用于自动穿综机纱线和钢筘图像的高速采集和处理等多种情景。采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。本实用新通过通用化、系列化、模块化设计，提高产品可靠性、维修性、保障性和环境适应性。保障性和环境适应性。保障性和环境适应性。

【技术实现步骤摘要】
一种视频高速采集与处理电路结构


[0001]本技术涉及一种视频高速采集与处理电路结构，属于视频采集


技术介绍

[0002]由于视频压缩传输存储电路板国产化率要求比较高，JPEG和JPEG2000是成熟的图像视频压缩技术。使用专用的芯片比较容易。但其目前JPEG2000的图像视频压缩芯片未能实现国产化。故将JPEG和JPEG2000在FPGA当中实现。视频压缩目前没有成熟的国产电路。

技术实现思路

[0003]本技术的目的是提供一种视频高速采集与处理电路结构。
[0004]为了实现上述目的，本技术采用的技术方案是：
[0005]一种视频高速采集与处理电路结构，采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。
[0006]本技术技术方案的进一步改进为：采用模块化结构，功能电路包括FPGA和CPU两大核心模块电路。
[0007]本技术技术方案的进一步改进为：FPGA电路的芯片为JFM7VX690T；芯片JFM7VX690T具有若干个全局时钟输入引脚，可以接收LVCMOS，LVDS格式的输入时钟，并且片内集成了差分端接。
[0008]本技术技术方案的进一步改进为：VGA电路采用的芯片为GMG7123；每组电源都分别接退耦电容。电阻RSET 可调整输出电流大小。
[0009]本技术技术方案的进一步改进为：RS422接口电路的芯片采用SM3490；芯片M3490串接EMI滤波器和对地47pF电容。
[0010]本技术技术方案的进一步改进为：芯片JFM7VX690T的DDR3电路选用256Mx16bit(4Gbit) TWSD325616B:P。
[0011]本技术技术方案的进一步改进为：SPI接口电路为，JFM7VX690T的bank IO通过CX0108由1.8V转为3.3V引出输出；CX0108与TI的TX0108的PIN TO PIN兼容。
[0012]本技术技术方案的进一步改进为：芯片JFM7VX690T集成20对GTXs高速收发器；芯片JFM7VX690T设计2路GTX X1 电视信号传输通道，传输速率1.25Gbps。
[0013]本技术技术方案的进一步改进为：CPU模块BIOS电路中NOR FLASH选用芯片JFM25F128A
‑
E8， QSPI FLSAH作为BIOS加载芯片；LPC时钟由板载的33Mhz 时钟供给，同一时钟分别给CPU 和LPC 设备。
[0014]本技术技术方案的进一步改进为：CPU模块外扩3路USB2.0接口，使用PCIE接口进行扩展，芯片选择uPD720201K8，此芯片支持1路PCIE接口输入，4路USB3.0接口输出；
CPU模块SATA接口，使用CPU的PCIE接口外扩SATA接口，芯片使用88SE9215，外扩4路SATA接口，再使用其中一路SATA接口进行扩展； CPU模块PHY接口PHY选用88E1111。
[0015]由于采用了上述技术方案，本技术取得的技术效果有：
[0016]本实用新通过通用化、系列化、模块化设计，提高产品的可靠性、维修性、保障性和环境适应性。
[0017]本技术在元器件的选用上，采用国内已成熟应用的大规模集成电路，减少元器件种类，以提高可靠性。
附图说明
[0018]图1是本技术系统总体设计框图；
[0019]图2是本技术VGA视频输出功能框图；
[0020]图3是本技术VGA电路设计示意图；
[0021]图4是本技术RS422接口电路设计图；
[0022]图5是本技术GPIO输出设计图；
[0023]图6是本技术SPI接口电路设计图；
[0024]图7是本技术GTX高速收发器供电电源设计图；
[0025]图8是本技术QSPI FLASH加载电路设计；
[0026]图9是本技术uPD720201K8芯片框图；
[0027]图10是本技术FT
‑
2000/4 功能框图；
[0028]图11是本技术LPC 连接方式图；
[0029]图12是本技术88E1111 Fiber模式图；
[0030]图13是本技术PCIE 电源连接方法示意图；
[0031]图14是本技术Master BPI FLASH加载电路示意图。
具体实施方式
[0032]为使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本技术。
[0033]在本技术的描述中，需要说明的是，术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0034]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“设置有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0035]本技术是一种视频高速采集与处理电路结构，可应用于自动穿综机纱线和钢筘图像的高速采集和处理等多种情景。
[0036]该电路结构的主要设计思路为：采用FPGA+CPU的设计架构。FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩功能。FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口。CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口。FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO,以及一路SPI接口。用于后期FPGA与CPU之间的基本通信调试，以及软件功能的扩展。总体设计框图见图1。系统的对外接口包括：2路双向GTX高速通信接口；2路全双工以太网光纤接口；2路RS422接口；2路5V GPIO口；3路USB2.0接口；1路VGA接口；1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频高速采集与处理电路结构，其特征在于：采用FPGA+CPU的架构；FPGA通过两路双向GTX高速通信接口接收六路图像数据，并完成透传或JPEG压缩和JPEG2000无损压缩；FPGA设计SPI接口和和两路RS422接口，并集成一路VGA接口；CPU通过桥片实现64GB硬盘的挂载，以及3路USB接口电路，CPU端设计两路千兆以太网接口；FPGA与CPU之间通过PCIE2.0总线通信的同时预留多路GPIO，以及一路SPI接口。2.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：采用模块化结构，功能电路包括FPGA和CPU两大核心模块电路。3.根据权利要求2所述的一种视频高速采集与处理电路结构，其特征在于：FPGA电路的芯片为JFM7VX690T；芯片JFM7VX690T具有若干个全局时钟输入引脚，可以接收LVCMOS，LVDS格式的输入时钟，并且片内集成了差分端接。4.根据权利要求2所述的一种视频高速采集与处理电路结构，其特征在于：VGA电路采用的芯片为GMG7123；每组电源都分别接退耦电容，电阻RSET 可调整输出电流大小。5.根据权利要求1所述的一种视频高速采集与处理电路结构，其特征在于：RS422接口电路的芯片采用SM3490；芯片M3490串接EMI滤波器和对地47pF电容。6.根据权利要求3所述的一种视频高速采集与处理电路结构，其特征在于：芯片JFM7VX690T的DDR3电路选用2...

【专利技术属性】
技术研发人员：唐冲，庞磊，李守斌，刘洋洋，
申请(专利权)人：苏州多模态智能科技有限公司，
类型：新型
国别省市：