本申请公开了一种芯片架构及信号完整性测试方法，该芯片架构包括多个待测模块和测试模块，所述测试模块包括功能寄存器、数据寄存器和状态寄存器，当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。本申请不需要将芯片安装于主板上，直接根据芯片架构内部的测试模块，就能够得到每个待测模块的通信链路的信号测试结果，过程简单快捷，测试成本低，测试范围明确，能够准确快速地确定不同待测模块的测试效果，确保了芯片的信号完整性。确保了芯片的信号完整性。确保了芯片的信号完整性。
【技术实现步骤摘要】
一种芯片架构及信号完整性测试方法
[0001]本专利技术涉及芯片测试领域，特别涉及一种芯片架构及信号完整性测试方法。
技术介绍
[0002]当前，芯片的测试通常包括晶圆wafer测试和芯片封装之后的FT(Final Test，最终测试)，包括电流测试、电压测试、功能测试、时序测试等内容，而信号完整性测试则不同于晶圆测试和FT测试，一般是在芯片安装在主板之后在芯片运行过程中对整条链路进行测试。这种测试方法依赖于主板与芯片的相互支持，但由于通信链路的范围明显扩展超出了原本芯片的范围，即使通信链路出现问题，也无法确定该链路的问题是否由芯片的信号完整性导致，也无法排查芯片内部是否出现问题，无法根据芯片的情况调整外部主板上的链路。
[0003]因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
技术实现思路
[0004]有鉴于此，本专利技术的目的在于提供一种能够脱离主板依赖、单独进行信号完整性测试的芯片架构及信号完整性测试方法。其具体方案如下：
[0005]一种芯片架构，包括多个待测模块和测试模块，每个所述待测模块分别与系统总线或外围总线连接，所述测试模块与所述系统总线和所述外围总线均连接，所述测试模块包括：
[0006]功能寄存器，用于控制任一所述待测模块的通信链路导通或关闭；
[0007]对应每个所述待测模块的数据寄存器，用于暂存该待测模块的通信链路上的数据；
[0008]状态寄存器，用于验证任一所述待测模块对应的所述数据寄存器中的数据是否正确；
[0009]当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。
[0010]优选的，多个所述待测模块包括：
[0011]ARM、DDR、PCIe、USB、UART、GPIO、WDT、I2C和SPI中的一种或几种；
[0012]其中所述ARM、所述DDR、所述PCIe、所述USB均与所述系统总线连接，所述UART、所述GPIO、所述WDT、所述I2C和所述SPI均与所述外围总线连接。
[0013]优选的，所述芯片架构还包括：
[0014]连接所述系统总线和所述外围总线的总线转换协议桥。
[0015]优选的，所述功能寄存器包括发送链路使能寄存器和接收链路使能寄存器；
[0016]所述数据寄存器包括发送数据寄存器和接收数据寄存器；
[0017]所述状态寄存器具体用于验证所述接收数据寄存器中的数据是否正确。
[0018]优选的，所述接收数据寄存器和所述状态寄存器均为只读寄存器，所述功能寄存器和所述发送数据寄存器均为可读写寄存器。
[0019]相应的，本申请还公开了一种信号完整性测试方法，应用于上文任一项所述芯片架构，包括：
[0020]配置所有待测模块，以使所有所述待测模块正常工作；
[0021]向测试模块发送任一所述待测模块的通信链路的测试指令，以配置所述测试指令对应的功能寄存器和数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果；
[0022]读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求。
[0023]优选的，所述测试指令包括发送链路测试指令、和/或接收链路测试指令、和/或回环链路测试指令。
[0024]优选的，当所述测试指令为所述发送链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：
[0025]向所述测试模块发送所述发送链路测试指令，将所述发送链路测试指令对应的测试数据写入发送数据寄存器；
[0026]将发送链路使能寄存器上对应所述发送链路测试指令的位置置为使能位，以使所述待测模块的引脚输出与所述测试数据对应的测试结果；
[0027]相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：
[0028]读取通过连接所述引脚的信号探测装置获取的所述测试结果，若所述测试结果与所述测试数据一致，则判定发送链路的信号完整性满足要求。
[0029]优选的，当所述测试指令为所述接收链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：
[0030]向所述测试模块发送所述接收链路测试指令，将接收链路使能寄存器上对应所述接收链路测试指令的位置置为使能位；
[0031]通过所述待测模块的引脚向所述待测模块发送测试数据，以使对应的接收数据寄存器记录所述测试数据对应的接收数据、所述状态寄存器验证所述接收数据与所述测试数据是否一致并记录所述测试结果；
[0032]相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：
[0033]读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述
测试数据一致，则判定接收链路的信号完整性满足要求。
[0034]优选的，当所述测试指令为所述回环链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过程，包括：
[0035]向所述测试模块发送所述回环链路测试指令，将所述回环链路测试指令对应的测试数据写入发送数据寄存器；
[0036]在外部连接所述待测模块的发送引脚和接收引脚；
[0037]将发送链路使能寄存器和接收链路使能寄存器上对应所述回环链路测试指令的位置均置为使能位；
[0038]相应的，所述读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求的过程，包括：
[0039]读取所述状态寄存器中的所述测试结果，若所述测试结果为所述接收数据与所述测试数据一致，则判定所述通信链路的信号完整性满足要求。
[0040]本申请公开了一种芯片架构，包括多个待测模块和测试模块，所述测试模块包括功能寄存器、数据寄存器和状态寄存器，当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种芯片架构，其特征在于，包括多个待测模块和测试模块，每个所述待测模块分别与系统总线或外围总线连接，所述测试模块与所述系统总线和所述外围总线均连接，所述测试模块包括：功能寄存器，用于控制任一所述待测模块的通信链路导通或关闭；对应每个所述待测模块的数据寄存器，用于暂存该待测模块的通信链路上的数据；状态寄存器，用于验证任一所述待测模块对应的所述数据寄存器中的数据是否正确；当所述测试模块收到任一所述待测模块的通信链路的测试指令，根据所述测试指令配置所述功能寄存器和所述测试指令对应的所述数据寄存器，以使所述状态寄存器和/或所述待测模块的引脚输出测试结果。2.根据权利要求1所述芯片架构，其特征在于，多个所述待测模块包括：ARM、DDR、PCIe、USB、UART、GPIO、WDT、I2C和SPI中的一种或几种；其中所述ARM、所述DDR、所述PCIe、所述USB均与所述系统总线连接，所述UART、所述GPIO、所述WDT、所述I2C和所述SPI均与所述外围总线连接。3.根据权利要求2所述芯片架构，其特征在于，还包括：连接所述系统总线和所述外围总线的总线转换协议桥。4.根据权利要求1至3任一项所述芯片架构，其特征在于，所述功能寄存器包括发送链路使能寄存器和接收链路使能寄存器；所述数据寄存器包括发送数据寄存器和接收数据寄存器；所述状态寄存器具体用于验证所述接收数据寄存器中的数据是否正确。5.根据权利要求4所述芯片架构，其特征在于，所述接收数据寄存器和所述状态寄存器均为只读寄存器，所述功能寄存器和所述发送数据寄存器均为可读写寄存器。6.一种信号完整性测试方法，其特征在于，应用于如权利要求1至5任一项所述芯片架构，包括：配置所有待测模块，以使所有所述待测模块正常工作；向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果；读取所述状态寄存器中的所述测试结果或通过连接所述引脚的信号探测装置获取的所述测试结果，并根据所述测试结果判断所述通信链路的信号完整性是否满足要求。7.根据权利要求6所述信号完整性测试方法，其特征在于，所述测试指令包括发送链路测试指令、和/或接收链路测试指令、和/或回环链路测试指令。8.根据权利要求7所述信号完整性测试方法，其特征在于，当所述测试指令为所述发送链路测试指令，所述向测试模块发送任一所述待测模块的通信链路的测试指令，以所述测试指令配置所述功能寄存器和所述测试指令对应的数据寄存器，以使状态寄存器和/或所述待测模块的引脚输出测试结果的过...
【专利技术属性】
技术研发人员：庄戌堃，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。