芯片系统技术方案

本公开实施例提供一种芯片系统，包括多个IP核，以及控制单元，用于通过控制电路对所述多个IP核中的至少一个IP核的目标信号进行控制，所述目标信号包括时钟信号或复位信号。所述目标信号包括时钟信号或复位信号。所述目标信号包括时钟信号或复位信号。

【技术实现步骤摘要】
芯片系统


[0001]本公开涉及芯片
，尤其涉及一种芯片系统。

技术介绍

[0002]在芯片系统中，时钟和复位的设计结构关系到系统初态的稳定、启动的效率，以及时序和能耗的性能。而在系统级芯片(System on Chip，SoC)中，不同的IP(Intellectual Property，知识产权)核对应不同的时钟信号和复位信号。通过控制各个IP核的时钟信号和/或复位信号，从而控制对应IP核的工作状态。在传统方式中，时钟信号和复位信号一般是由中央处理器(Central Processing Unit，CPU)进行控制，发送控制指令需要花费较多时间，效率较低。

技术实现思路

[0003]本公开提供一种芯片系统。
[0004]根据本公开实施例的第一方面，提供一种芯片系统，所述芯片系统包括：多个IP核，以及控制单元，用于通过控制电路对所述多个IP核中的至少一个IP核的目标信号进行控制，所述目标信号包括时钟信号或复位信号。
[0005]在一些实施例中，所述控制单元用于基于读取到的第一配置信息，并发地控制所述多个IP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片系统，其特征在于，所述芯片系统包括：多个IP核，以及控制单元，用于通过控制电路对所述多个IP核中的至少一个IP核的目标信号进行控制，所述目标信号包括时钟信号或复位信号。2.根据权利要求1所述的芯片系统，其特征在于，所述控制单元用于基于读取到的第一配置信息，并发地控制所述多个IP核中的至少两个IP核的目标信号的开启和/或关闭，其中，所述第一配置信息用于指示所述至少两个IP核。3.根据权利要求2所述的芯片系统，其特征在于，所述第一配置信息占用寄存器的至少一个特定存储比特，所述控制单元用于基于多个预设控制模式与预设编码信息之间的映射关系以及所述至少一个特定存储比特的当前编码信息，确定所述至少两个IP核，其中，所述多个预设控制模式对应不同的IP核组合。4.根据权利要求2或3所述的芯片系统，其特征在于，所述控制单元还用于：基于读取到的第二配置信息所配置的顺序和/或间隔，并发地控制所述至少两个IP核的目标信号的开启和/或关闭。5.根据权利要求4所述的芯片系统，其特征在于，所述目标信号包括时钟信号的情况下，所述第一配置信息和第二配置信息存储在同一寄存器中；和/或所述目标信号包括复位信号的情况下，所述第一配置信息和第二配置信息存储在不同的寄存器中。6.根据权利要求4或5所述的芯片系统，其特征在于，所述芯片系统还包括中央处理单元，用于：在一个指令周期内，将所述第一配置信息和所述第二配置信息写入寄存器；和/或在第一指令周期内，将所述第一配置信息写入第一寄存器，以及在第二指令周期内，将所述第二配置信息写入第二寄存器。7.根据权利要求1至6任意一项所述的芯片系统，其特征在于，所述控制电路包括：多个开关单元，所述多个开关单元中每个开关单元的使能端分别电连...

【专利技术属性】
技术研发人员：陶嫄，王伟，陈健，周建，
申请(专利权)人：上海商汤智能科技有限公司，
类型：发明
国别省市：